文件名称:
EDA/PLD中的Verilog HDL中的内置基本门
开发工具:
文件大小: 28kb
下载次数: 0
上传时间: 2020-12-09
详细说明：Verilog HDL中提供下列内置基本门： 1) 多输入门：and, nand,or, nor,xor,xnor 2) 多输出门：buf, not 3) 三态门：bufif0, bufif1, notif0,notif1 4) 上拉、下拉电阻：pullup, pulldown 5) MOS开关：cmos, nmos, pmos, rcmos, rnmos, rpmos 6) 双向开关：tran,tranif0, tranif1, rtran, rtranif0, rtranif1 门级逻辑设计描述中可使用具体的门实例语句。下面是简单的门实例语句的格式。gate_type[ins
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
