注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 烟雾报警器课程设计论文

  2. 本论文以电阻式烟雾传感器和单片机技术为核心并与其他电子技术相结合， 设计出一种技术水平较好的烟雾报警器。其中选用MQ-2型半导体可燃气体敏感元件烟雾传感器实现烟雾的检测，具有灵敏度高、响应快、抗干扰能力强等优点，而且价格低廉，使用寿命长。选用的STC12C5410AD单片机，其整合了A/D转换、硬件乘法器、硬件脉宽调制器等资源，具 有高速、低功耗、超强抗干扰等优点，是目前同类技术中性价比较高的产 品。 以STC12C5410AD单片机和MQ-2型半导体电阻式烟雾传感器为核心设计的烟雾报警器可实

  3. 所属分类：硬件开发

    • 发布日期：2009-07-09
    • 文件大小：3145728
    • 提供者：manmanjiqi

  1. 串并FIR滤波器设计

  2. 并行FIR滤波器具有速度快、容易设计的特点，但是要占用大量的资源。在多阶数的亚高频系统设计中，使用并行结构并不合算，但亚高频系统需要较高的处理速度，而串行架构往往达不到要求，因此，结合串并这两种设计方法的长处，在使用较少的硬件资源的同时实现了较高的处理速度，这里说明一种65阶八路并行、支路串行FIR滤波器的设计（实际使用了1个乘法器，8个乘累加器，一个累加器）。

  3. 所属分类：专业指导

    • 发布日期：2009-07-21
    • 文件大小：12288
    • 提供者：yeyanbin

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. verilog 用LCD显示的乘法器

  2. 锁存（按键控制），乘法器（移位相加），LCD显示模块。拨码开关控制输入数据，key1和key2键进行输入锁存，key1键锁存数据data1，key2键锁存数据data2，等待执行乘法运算，key3键实现乘法的开始运算，结果锁存到数据result

  3. 所属分类：其它

    • 发布日期：2010-07-12
    • 文件大小：87040
    • 提供者：yyz2010

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. L6561 功率因数校正器及其应用

  2. 1. 电感电流准连续模式APFC电源工作原理分析 APFC电源既要保持输出电压恒定，又要控制输入电流为正弦波，以获得高的功率因数，为了能方便地控制输入电流，APFC电源常采用boost电路。 L6561为一电流准连续模式（TM模式）的APFC控制芯片，即电感电流处于连续模式与断续模式的临界点。其工作原理如下：首先控制芯片生成一电感电流的参考信号，每一开关周期开始时MOS管导通，电感电流线性增加，然后将电感电流的检测信号与参考信号相比，当电感电流检测值等于电感电流参考值时，MOS管关断，电感电流

  3. 所属分类：嵌入式

    • 发布日期：2010-08-06
    • 文件大小：271360
    • 提供者：fortune666

  1. 超大规模集成电路与系统导论

  2. 本书介绍了CMOS数字大规模集成电路与系统设计的基础。全书分为三部分，第1部分介绍集成电路的逻辑与物理层设计，其中包括CMOS静态门的逻辑设计与信号控制、芯片生产与制造工艺、版图设计与CAD工具。第2部分讨论CMOS电子电路，介绍MOSFET的特性和开关模型、各类逻辑电路包括高速CMOS逻辑电路，同时介绍分析逻辑链延时的经典方法和新方法。第3部分为VLSI的系统设计，介绍Verilog® HDL 高层次描述语言，分析数字系统单元库部件以及加法器和乘法器的设计，并研究物理设计中应当考虑的问题包括

  3. 所属分类：制造

    • 发布日期：2011-02-24
    • 文件大小：17825792
    • 提供者：ai1013547

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4194304
    • 提供者：heirfr

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. VHDL实例开发源程序

  2. VHDL开发实例源程序，很详尽的。包括：串并乘法器设计程序，串行通信接口设计程序；出租车计价器，高层电梯控制器，I2C控制器、异步FIFO设计程序；数字频率合成、虚拟逻辑分析仪设计等共12种大型实例程序源代码。

  3. 所属分类：其它

    • 发布日期：2012-02-17
    • 文件大小：139264
    • 提供者：shenqidianzi

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. EDA/PLD中的Altera新Cyclone IV FPGA拓展了Cyclone FPGA系列

  2. Altera拓展其成功的Cyclone FPGA系列并延续其收发器技术领先优势，于今天发布Cyclone IV FPGA新系列。在移动视频、语音和数据访问以及高质量3D图像对低成本带宽需求的推动下，Cyclone IV FPGA系列增加了对主流串行协议的支持，不但实现了低成本和低功耗，而且还提供丰富的逻辑、存储器和DSP功能。 　　Cyclone IV FPGA系列有两种型号。Cyclone IV GX器件具有150K逻辑单元(LE)、6.5-Mbit RAM、360个乘法器，以及8个支持主流

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：58368
    • 提供者：weixin_38738830

  1. EDA/PLD中的Altera推出Cyclone IV GX/E FPGA系列

  2. Altera拓展其成功的Cyclone FPGA系列并延续其收发器技术领先优势，于近日发布了Cyclone IV FPGA新系列。在移动视频、语音和数据访问以及高质量3D图像对低成本带宽需求的推动下，Cyclone IV FPGA系列增加了对主流串行协议的支持，不但实现了低成本和低功耗，而且还提供丰富的逻辑、存储器和DSP功能。 　　Cyclone IV FPGA系列有两种型号。Cyclone IV GX器件具有150K逻辑单元(LE)、6.5-Mbit RAM、360个乘法器，以及8个支持主

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：51200
    • 提供者：weixin_38655767

  1. 可重构硬件芯片级故障定位与自主修复方法

  2. 外部集中控制的可重构硬件容错系统,其重构控制算法复杂、重构时间开销大,且存在单点失效问题.本文研究芯片级分布式在线自主容错技术,提出了能够实现芯片级自修复的新型可重构硬件细胞阵列结构,阐述了互连资源的在线故障定位和自主修复方法.设计了功能细胞电路和容错开关块电路,采用分段定位法检测互连资源中多路器故障和连线开路故障,通过重配置布线和线移位操作分别实现多路器与连线故障自修复.以4位串并乘法器电路为例进行实验验证,分析了容错设计的硬件开销与时间开销,实验结果表明新方案的容错时间短、资源利用率高.

  3. 所属分类：其它

    • 发布日期：2021-03-16
    • 文件大小：432128
    • 提供者：weixin_38681736

  1. Altera推出Cyclone IV GX/E FPGA系列

  2. Altera拓展其成功的Cyclone FPGA系列并延续其收发器技术优势，于近日发布了Cyclone IV FPGA新系列。在移动视频、语音和数据访问以及高质量3D图像对低成本带宽需求的推动下，Cyclone IV FPGA系列增加了对主流串行协议的支持，不但实现了低成本和低功耗，而且还提供丰富的逻辑、存储器和DSP功能。 　　Cyclone IV FPGA系列有两种型号。Cyclone IV GX器件具有150K逻辑单元(LE)、6.5-Mbit RAM、360个乘法器，以及8个支持主流协

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：50176
    • 提供者：weixin_38518074

  1. Altera新Cyclone IV FPGA拓展了Cyclone FPGA系列

  2. Altera拓展其成功的Cyclone FPGA系列并延续其收发器技术优势，于今天发布Cyclone IV FPGA新系列。在移动视频、语音和数据访问以及高质量3D图像对低成本带宽需求的推动下，Cyclone IV FPGA系列增加了对主流串行协议的支持，不但实现了低成本和低功耗，而且还提供丰富的逻辑、存储器和DSP功能。 　　Cyclone IV FPGA系列有两种型号。Cyclone IV GX器件具有150K逻辑单元(LE)、6.5-Mbit RAM、360个乘法器，以及8个支持主流协议

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：57344
    • 提供者：weixin_38640168
« 12 »