针对集成电路SOC芯片对PIN脚资源的限制以及用于敏感信息防护的安全芯片的应用领域，需要使用片上LDO和片上滤波电容的方案来为内核供电。由于LDO的低带宽导致带来相应速度问题，需要用片上滤波电容来提供数字电路瞬态翻转的能量，要使用纳法级的滤波电容占用极大的芯片面积，使得布局和LDO都在项目后期完成设计，导致芯片布局的迭代次数增加。深刻理解数字电路的工作原理和设计流程，提出了一种全新的设计流程和电容估算方法，在项目前期就完成片上电容的精确预估，从而可以早期进行LDO和芯片布局设计，减少了迭代周期，