8b_10b架构SerDes芯片的设计与实现_王伟涛.caj 100G以太网自同步并行扰码算法实现_张立鹏.pdf 采用并行8b_10b编码的JESD204B接口发送端电路设计_李长庆.pdf 含错扰码序列的快速恢复_伍文君.pdf 基于8B_10B编解码2.5Gp_省略_高速SerDes电路关键技术研究_林美东.caj 基于8b_10b编码技术的SerDes接口电路设计_李永乾.caj 基于构造代价函数求解的自同步扰码盲识别方法_韩树楠.pdf 基于空域对称加扰和安全极化编码的无协商密钥生成方

分析了HDMI2.0版标准的编解码算法，使用硬件描述语言设计了编解码器电路，选用FPGA开发平台进行了原型验证。该电路占用逻辑资源少，并兼容HDMI1.4和HDMI2.0版标准。验证结果表明，该设计正确实现了编解码器的功能，满足HDMI接口标准的要求，可应用于系统设计中。