注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2097152
    • 提供者：yequnanren

  1. 一种带Cache的嵌入式CPU的设计与实现

  2. 一种带Cache的嵌入式CPU的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2011-04-01
    • 文件大小：153600
    • 提供者：zydzzmzyd

  1. 一种带Cache的嵌入式CPU的设计与实现

  2. 本文主要讲一种带Cache的嵌入式CPU的设计与实现，给出了流水线CPU的关键模块的VHDL实现，经过逻辑综合和仿真，仿真结果表明在时序上设计的嵌入式CPU很好地满足了流水线的要求。生成位流数据文件对FPGA进行器件编程，FPGA芯片可以在50 MHz的时钟频率下稳定的运行。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：159744
    • 提供者：weixin_38686153

  1. 一种带Cache的嵌入式CPU的设计与实现

  2. 基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求，实现指令集为MIPS CPU指令集的一个子集，分析指令处理过程，构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题，采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：222208
    • 提供者：weixin_38514322

  1. 嵌入式系统/ARM技术中的一种带Cache的嵌入式CPU的设计与实现

  2. 摘  要： 基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求，实现指令集为MIPS CPU指令集的一个子集，分析指令处理过程，构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题，采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。 　　随着集成电路设计和工艺技术的发展，嵌入式系统已经在PDA、机顶盒、手机等信息终端中被广泛应用。嵌入式系统具有电路尺寸小、成本低廉、可靠性高、功耗低等

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：183296
    • 提供者：weixin_38689027