注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. C#编程经验技巧宝典

  2. C#编程经验技巧宝典源代码，目录如下：第1章　开发环境　11.1　Visual Studio开发环境安装与配置　20001　安装Visual Studio 2005开发环境须知　20002　配置合适的Visual Studio 2005开发环境　20003　设置程序代码行序号　30004　开发环境全屏显示　30005　设置窗口的自动隐藏功能　30006　根据需要创建所需解决方案　40007　如何使用“验证的目标架构”功能　41.2　Visual Studio开发环境的使用　40008　为程序设

  3. 所属分类：C#

    • 发布日期：2008-06-01
    • 文件大小：5242880
    • 提供者：sis_ying

  1. 一种快速位同步时钟提取方案及实现

  2. 一种快速位同步时钟提取方案及实现

  3. 所属分类：硬件开发

    • 发布日期：2014-06-21
    • 文件大小：187392
    • 提供者：tongss123

  1. 一种快速位同步时钟提取方案及实现

  2. 本文比较了两种常用位同步提取电路的优缺点,在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路,并利用FPGA予以实现,同时给出了该电路的仿真试验波形图。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：92160
    • 提供者：weixin_38729336

  1. EDA/PLD中的一种快速位同步时钟提取方案及实现

  2. 引言 　　在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。 　　随着可编程器件容量的增加，设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此，本文采用Quartus II软件设计了一种新型的位同步提取电路，对电路进行了仿真试验，并使用Altera的Cyclone II系列FPGA芯片EP2C5予以实现。 　　在

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：171008
    • 提供者：weixin_38722164

  1. 一种快速位同步时钟提取方案及实现

  2. 引言 　　在数字通信系统中，同步技术是非常重要的，而位同步是基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。 　　随着可编程器件容量的增加，设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此，本文采用Quartus II软件设计了一种新型的位同步提取电路，对电路进行了仿真试验，并使用Altera的Cyclone II系列FPGA芯片EP2C5予以实现。 　　在C

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：214016
    • 提供者：weixin_38660359