注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 采用增益提高技术的两级放大器的设计.pdf

  2. 基于chartered 0.35 m工艺，采用PMOS管作为输入管的折叠式共源共栅结构，设计了一种采用增益提高技术的两级运算放大器.利用Caden

  3. 所属分类：其它

    • 发布日期：2019-09-05
    • 文件大小：418816
    • 提供者：weixin_38743481

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：79872
    • 提供者：weixin_38637805

  1. 一种折叠共源共栅运算放大器的设计

  2. 折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：73728
    • 提供者：weixin_38705874

  1. 0.6μmCMOS工艺全差分运算放大器的设计

  2. 绍了一种全差分的套筒式折叠共源共栅运算放大器的设计结构,并采用HSPICE软件对电路设计进行了仿真。仿真结果表明,此运放的开环直流增益为80dB,相位裕度为80°,单位增益带宽为74MHz,具有较高的增益,而且功耗小于2mW。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：64512
    • 提供者：weixin_38519619

  1. 折叠共源共栅运算放大器原理及设计

  2. 本文介绍的运放是一种采用TSMC 0.18 μm Mixed Signal SALICIDE（1P6M，1.8V/3.3V）CMOS工艺的折叠共源共栅运放，并对其进行了DC，AC及瞬态分析，最后与设计指标进行比较。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：197632
    • 提供者：weixin_38620314

  1. 一种恒跨导CMOS运算放大器的设计

  2. 设计了一种宽带轨对轨运算放大器，此运算放大器在3．3 V单电源下供电，采用电流镜和尾电流开关控制来实现输入级总跨导的恒定。为了能够处理宽的电平范围和得到足够的放大倍数，采用用折叠式共源共栅结构作为前级放大。输出级采用AB类控制的轨对轨输出。频率补偿采用了级联密勒补偿的方法。基于TSMC2．5μm CMOS工艺，电路采用HSpice仿真，该运放可达到轨对轨的输入／输出电压范围。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：227328
    • 提供者：weixin_38654589

  1. 一种改进的增益增强共源共栅放大器的设计

  2. 本文设计了一种采用增益增强结构的带开关电容共模反馈的折叠式共源共栅跨导运算放大器，可用于流水线结构的A／D中。出于对性能及版图因素的考虑，采用了单端放大器作为增益提高辅助放大器。并通过改进共模负反馈电路，使得放大器输出共模反馈电压稳定更快，抖动更小。本设计在Cadence环境下对运放的电路和版图进行了仿真。结果表明，放大器的各项性能参数达到了理想的效果。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：399360
    • 提供者：weixin_38620099

  1. 一种宽带轨对轨运算放大器设计

  2. 设计了一种宽带轨对轨运算放大器，此运算放大器在3.3V单电源下供电，采用电流镜和尾电流开关控制来实现输入级总跨导的恒定。为了能够处理宽的电平范围和得到足够的放大倍数，采用用折叠式共源共栅结构作为前级放大。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：206848
    • 提供者：weixin_38655496

  1. 元器件应用中的采用增益提高技术的两级放大器的设计

  2. 摘要：基于chartered 0.35 μm工艺，采用PMOS管作为输入管的折叠式共源共栅结构，设计了一种采用增益提高技术的两级运算放大器.利用Cadence公司的spectre对电路进行仿真，该电路在3.3 V电源电压下具有125.8 dB的直流开环增益，2.43 MHz的单位增益带宽，61.2°的相位裕度，96.3 dB的共模抑制比. 　　0 引言 　　运算放大器是许多模拟系统和混合信号系统中的一个重要部分.高的直流增益无疑是运算放大器重要的设计指标.由于运算放大器一般用来实现一个反馈系

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：262144
    • 提供者：weixin_38595606

  1. 一种13 bit 40 MS/s采样保持电路设计

  2. 设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：248832
    • 提供者：weixin_38724247

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：358400
    • 提供者：weixin_38551059

  1. 采样保持电路中全差分运算放大器的设计与仿真

  2. 本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下，基于CSMC 0.6um 工艺模型，进行了仿真分析和验证。结果表明，运算放大器满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：229376
    • 提供者：weixin_38704386

  1. 模拟技术中的采样保持电路中全差分运算放大器的设计与仿真

  2. 摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下，基于CSMC 0.6um 工艺模型，进行了仿真分析和验证。结果表明，运算放大器满足设计要求。 　　1 引 言 　　运算放大器是许多模拟系统和混合信号系统的一个完整部分，伴随着每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运算放大器的

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：196608
    • 提供者：weixin_38655484

  1. 模拟技术中的一种折叠共源共栅运算放大器的设计

  2. 1 引言        随着集成电路技术的不断发展，高性能运算放大器广泛应用于高速模/数转换器（ADC）、数/模转换器（DAC）、开关电容滤波器、带隙电压基准源和精密比较器等各种电路系统中，成为模拟集成电路和混合信号集成电路设计的核心单元电路，其性能直接影响电路及系统的整体性能，高性能运算放大器的设计一直是模拟集成电路设计研究的热点之一，以折衷满足各种应用领域的需要。        许多现代集成CMOS运算放大器被设计成只驱动电容负载。有了这样只有电容的负载，对于运放放大器，就没有必要使

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：76800
    • 提供者：weixin_38697171

  1. 一种带有增益提高技术的高速CMOS运算放大器设计

  2. 设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25 μm CMOS工艺，在Cadence环境下对电路进行Spectre仿真。仿真结果表明，在2.5 V单电源电压下驱动2 pF负载时，运放的直流增益可达到124 dB，单位增益带宽720 MHz，转换速率高达885 V

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：1048576
    • 提供者：weixin_38665822

  1. 采样保持电路中全差分运算放大器的设计与仿真

  2. 摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下，基于CSMC 0.6um 工艺模型，进行了仿真分析和验证。结果表明，运算放大器满足设计要求。 　　1 引 言 　　运算放大器是许多模拟系统和混合信号系统的一个完整部分，伴随着每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运算放大器的

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：268288
    • 提供者：weixin_38691641