通过减少晶体管数目来达到减小存储单元面积，从而实现高密度的SRAM设计是一种较为直接的解决方案。在至关重要的SRAM存储单元设计中，不同工作状态表现出的稳定特性是评判SRAM设计的重要指标。比较了55 nm CMOS工艺节点下传统6T和4T SRAM存储单元的数据保持和读写工作时的稳定特性。经过多次蒙特卡洛仿真，仿真结果表明，4T结构SRAM与传统6T结构相比，存储单元面积减小20%，在相同供电电压下，通过在外围电路中增加读辅助电路，读稳定性提升了110%，写能力增强183%。