为了产生性能良好的伪噪声(PN)序列，提出了一种超混沌伪噪声比特序列发生器的设计与实现方法。设计中利用一个新的连续超混沌系统作为PN序列的随机信号源，建立了连续系统的离散和量化数学模型，在Simulink平台上借助于DSP Builder里的模块构建了该离散化模型的电路模型，利用FPGA芯片在实验中获得了数字混沌PN序列。

随着混沌理论应用于产生伪随机序列的发展,用现场可编程逻辑门阵列实现了基于TD-ERCS混沌的伪随机序列发生器.为了便于硬件实现并减少硬件占用资源,对原算法(即基于TD-ERCS构造伪随机序列发生器的算法)进行了适当改进,密钥空间缩减到2160.设计采用双精度浮点运算,选用Cy-clone系列的EP1C20F400芯片,完成了CPRSG的系统仿真实验.系统的硬件电路占用17716个逻辑单元,占芯片资源88%,工作频率50 MHz,CPRS产生速率10 Mbps.