在DC-DC电源管理芯片中，电压的稳定尤为重要，因此需要在芯片内部集成欠压锁定电路来提高电源的可靠性和安全性。对于其它的集成电路，为提高电路的可靠性和稳定性，欠压锁定电路同样十分重要。

在DC-DC电源管理芯片中，电压的稳定尤为重要，因此需要在芯片内部集成欠压锁定电路来提高电源的可靠性和安全性。对于其它的集成电路，为提高电路的可靠性和稳定性，欠压锁定电路同样十分重要。 　　传统的欠压锁定电路要求简单、实用，但忽略了欠压锁定电路的功耗，使系统在正常工作时，仍然有较大的静态功耗，这样就降低了电源的效率，并且无效的功耗增加了芯片散热系统的负担，影响系统的稳定性。 　　基于传统的欠压锁定电路，本文提出一种CMOS工艺下的低压低静态功耗欠压锁定电路，并通过HSPICE仿真。此电路可