摘要： 本文对逐次逼近型模数转换器（ SAR ADC） 的结构进行了介绍， 并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法， 并运用比较器自动失调校准技术， 实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksps 的采样率下精度可达18 位。 　　1 引言 　　数字信号处理技术在高分辨率图象、视频处理及无线通信等领域的广泛应用， 导致对高速、高精度、基于标准CMOS 工艺的可嵌入式ADC 的需求量与日俱增。对于迅速发展的基于IP 设计的片上

本文对逐次逼近型模数转换器（SARADC）的结构进行了介绍，并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法，并运用比较器自动失调校准技术，实现了高性能SARADC的设计。仿真结果表明该设计在120ksps的采样率下精度可达18位。

摘要： 本文对逐次逼近型模数转换器（ SAR ADC） 的结构进行了介绍， 并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法， 并运用比较器自动失调校准技术， 实现了高性能SAR ADC的设计。仿真结果表明该设计在120ksps 的采样率下精度可达18 位。 　　1 引言 　　数字信号处理技术在高分辨率图象、视频处理及无线通信等领域的广泛应用， 导致对高速、高精度、基于标准CMOS 工艺的可嵌入式ADC 的需求量与日俱增。对于迅速发展的基于IP 设计的片上