您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. DDRSDRAM控制器的设计及FPGA实现

  2. 随着各种处理器工作频率的加快,存储器的读写速度以及外围控制电路的性能也就愈加成为直接制 约系统性能的瓶颈。而SDRAM是一种在外部同步时钟控制下完成数据读写的存储器,和一般的DRAM 一样, SDRAM需要周期性的刷新操作,访问前必须先给出行列地址。其输入信号都用系统时钟的上升沿 锁存,使器件可以与系统时钟完全同步操作而不需要握手逻辑。它内嵌了一个同步控制逻辑以支持突发 方式进行的连续读写访问,能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可 以对一个存储块访问,不需要系统产
  3. 所属分类:嵌入式

    • 发布日期:2011-03-24
    • 文件大小:797696
    • 提供者:victor116
  1. 基于FPGA的DDR SDRAM的控制器设计

  2. FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。   FPGA工作原理   FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:93184
    • 提供者:weixin_38739919
  1. 一种DDR SDRAM控制器的设计

  2. 在介绍DDR SDRAM控制器设计关键技术的基础上,讨论了一种DDR SDRAM控制器的设计方法。通过一种优化的地址映射策略提高了突发访问效率,采用0.18 ?滋m CMOS工艺流片实现。所设计的DDR SDRAM控制器芯片在PCB板级测试中达到预期设计要求。
  3. 所属分类:其它

    • 发布日期:2020-10-17
    • 文件大小:156672
    • 提供者:weixin_38603936
  1. 通用DDR SDRAM控制器的设计

  2. 通用DDR SDRAM控制器的设计方法,以及一种解决DDR SDRAM所特有读写方式难于控制的问题的方法。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:92160
    • 提供者:weixin_38740144
  1. DDR SDRAM控制器数据通道的设计与实现

  2. 摘要:在DDR SDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键。本文按照JESD79E标准,讨论了DDR SDRAM控制器结构,分析了DDR SDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道。对设计高速数据通道用EDA工具进行了综合、仿真。仿真结果显示设计出的电路可以实现参数化配置并具有良好的性能。   1 引 言   目前业界在使用存储器控制器时,通常采用 IP 核供应商提供的针对具体型号存储器IP 核[1]。这种IP 核的使用虽然可以实
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:212992
    • 提供者:weixin_38741195
  1. EDA/PLD中的DDR SDRAM控制器的FPGA实现

  2. 摘要:DDR SDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计,从而使得DDR SDRAM能应用到微处理器中去。 关键词:DDR SDRAM控制器 延时锁定回路 FPGADDR SDRAM是建立在SDRAM的基础上的,但是速度和容量却有了提高。首先,它使用了更多的先进的同步电路。其次,它使用延时锁定回路提供一个数据滤波信号。当数据有效时,存储器控制器可使用这个数据滤波信号精确地定位数据,每16位输出
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:65536
    • 提供者:weixin_38638163
  1. 一种基于FPGA的DDR SDRAM控制器的设计

  2. 一种基于FPGA的DDR SDRAM控制器的设计、电子技术,开发板制作交流
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:160768
    • 提供者:weixin_38732744