注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. (FPGA学习)基于FPGA的动态可重构系统设计与实现.pdf

  2. 近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基 于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及 动态可重构技术的原理,并在此基础之上选取Virtex24系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理 器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现 方法具有较强通用性和适于模块化设计等优点。

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：518144
    • 提供者：drjiachen

  1. 加扰 论文 .rar

  2. 8b_10b架构SerDes芯片的设计与实现_王伟涛.caj 100G以太网自同步并行扰码算法实现_张立鹏.pdf 采用并行8b_10b编码的JESD204B接口发送端电路设计_李长庆.pdf 含错扰码序列的快速恢复_伍文君.pdf 基于8B_10B编解码2.5Gp_省略_高速SerDes电路关键技术研究_林美东.caj 基于8b_10b编码技术的SerDes接口电路设计_李永乾.caj 基于构造代价函数求解的自同步扰码盲识别方法_韩树楠.pdf 基于空域对称加扰和安全极化编码的无协商密钥生成方

  3. 所属分类：教育

    • 发布日期：2020-04-20
    • 文件大小：50331648
    • 提供者：weixin_44035342

  1. 基于对EPCS在线编程的FPGA可重构方法

  2. 绍了一种基于对EPCS配置芯片在线编程方式实现的FPGA可重构方案。这种可重构方案主要是通过开发CPLD器件对EPCS系列的配置芯片进行在线重新烧写用户所需要的配置程序,从而达到重构FPGA系统的目的。文中详细地描述了这种FPGA可重构方案的设计思路以及实现方法。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：92160
    • 提供者：weixin_38638002

  1. 基于0.13微米CMOS工艺下平台式FPGA中可重构RAM模块的一种设计方法

  2. 本文介绍了基于0.13微米CMOS工艺下平台式FPGA中可重构RAM模块的一种设计方法。该RAM模块是一个16Kb的高速低功耗可重构模块，通过不同的配置信息，可以实现多种功能。重点介绍了一种用于可重构静态存储器的全新的存储器单元电路结构以及实现该静态存储器各种重构功能的电路结构。仿真结果表明我们设计的该存储器模块能够很好的实现各种重构功能，而且速度高，功耗较低。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：156672
    • 提供者：weixin_38514660

  1. EDA/PLD中的从硬件角度讨论FPGA开发框架

  2. FPGA采用了逻辑单元阵列概念，内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。     长久以来新型FPGA的功能和性能已经为它们赢得系统中的核心位置，成为许多产品的主要数据处理引擎。     鉴于FPGA在如此多应用中的重要地位，采取正式且注重方法的开发流程来处理FPGA设计比以往更加重要。该流程旨在避免开发周期后期因发现设计缺陷而不得不进行费时费钱的设计修改，而且该缺陷还可能对项目进度计划、成

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：135168
    • 提供者：weixin_38704386

  1. FPGA远程动态重构技术的研究

  2. 提出了一种FPGA远程动态重构的方法，结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输，在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下，FPGA通过内部配置存取端口读取CF卡中新的配置数据，对可重构区进行配置以实现新的功能。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：314368
    • 提供者：weixin_38722164

  1. 基于可重构技术的DSP任务动态加载方法研究

  2. 针对国产异构多核微系统中DSP处理器任务的调度和启动的需求，基于可重构技术，提出了一种DSP任务动态加载方法。利用DSP处理器的HPI接口作为程序注入接口，在FPGA芯片中构建了具有总线隔离机制的配置通路，在SPARC V8处理器中以软件驱动的形式，实现了DSP任务动态加载。测试结果表明，所提出的DSP任务动态加载方法用时135 ms即可完成280 KB大小的程序注入及DSP处理器的任务加载，满足微系统的实时性需求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：405504
    • 提供者：weixin_38625448

  1. 一种密钥可配置的DES加密算法的FPGA实现

  2. 在传统的DES加密算法的基础上，提出一种对密钥实行动态管理的硬件设计方案，给出了其FPGA实现方法。通过对DES加密原理的分析，利用其子密钥的生成与核心算法相关性较弱的特点，对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度；在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度，从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析，论证了整个设计的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：212992
    • 提供者：weixin_38677725

  1. EDA/PLD中的一种高档FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的核心 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的核心器件是新一代高档 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：188416
    • 提供者：weixin_38535428

  1. 电子测量中的基于NIOSⅡ的万年历设计

  2. 摘要: 本文介绍了一种基于片上可编程系统（SOPC）设计万年历的方法。在FPGA 芯片上，通过配置NIOS 软核处理器和相关接口模块，实现了嵌入式系统的硬件结构。系统用液晶模块显示万年历等汉字字符，用8 个七段数码管显示电子钟的日期和时间，并可通过按键对其进行调整。具有高集成度、设计灵活和可移植性较好等特点。 　　1 引言 　　SOPC代表了当今电子设计的发展方向，它可以将处理器、存储器、I/O接口、硬件协处理器和普通的用户逻辑等系统设计需要的功能模块都集成到一个FPGA芯片里，构建一个可编

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：279552
    • 提供者：weixin_38665814

  1. 一种高档FPGA可重构配置方法

  2. 一种高档FPGA可重构配置方法、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：223232
    • 提供者：weixin_38707240

  1. 基于NIOSⅡ的万年历设计

  2. 摘要: 本文介绍了一种基于片上可编程系统（SOPC）设计万年历的方法。在FPGA 芯片上，通过配置NIOS 软核处理器和相关接口模块，实现了嵌入式系统的硬件结构。系统用液晶模块显示万年历等汉字字符，用8 个七段数码管显示电子钟的日期和时间，并可通过按键对其进行调整。具有高集成度、设计灵活和可移植性较好等特点。 　　1 引言 　　SOPC代表了当今电子设计的发展方向，它可以将处理器、存储器、I/O接口、硬件协处理器和普通的用户逻辑等系统设计需要的功能模块都集成到一个FPGA芯片里，构建一个可编

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：385024
    • 提供者：weixin_38584642

  1. 一种FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的器件是新一代 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技术，支持远程

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：239616
    • 提供者：weixin_38722193

  1. 从硬件角度讨论FPGA开发框架

  2. FPGA采用了逻辑单元阵列概念，内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。     长久以来新型FPGA的功能和性能已经为它们赢得系统中的位置，成为许多产品的主要数据处理引擎。     鉴于FPGA在如此多应用中的重要地位，采取正式且注重方法的开发流程来处理FPGA设计比以往更加重要。该流程旨在避免开发周期后期因发现设计缺陷而不得不进行费时费钱的设计修改，而且该缺陷还可能对项目进度计划、成本和

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：194560
    • 提供者：weixin_38622427

  1. 基于MPSoC的可重构多层Perctrons神经网络的设计与实现。

  2. 采用基于片上网络通信的多核处理器，设计并实现了一种具有可重构性，运行时配置和更新，以及具有学习能力的多层感知器神经网络结构以及对应的编程模型，并在FPGA上进行了验证。实验结果表明所设计的结构满足精度和实时性要求，并且编程模型简单，易于扩展和维护，为人工神经网络在计算机视觉和人工智能领域的应用提供了良好的解决方法。

  3. 所属分类：其它

    • 发布日期：2021-03-28
    • 文件大小：473088
    • 提供者：weixin_38659955