注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于fpga电琴的完型工程文件

  2. 该文件为工程文件，包含所有代码，模块与仿真，输入为四个音阶七个音程，输出有5个分频及七段译码管的信号（若要使用需要自行编写刷屏代码）

  3. 所属分类：硬件开发

    • 发布日期：2009-11-12
    • 文件大小：771072
    • 提供者：renggang

  1. 小波变换的工程分析与应用

  2. 很经典很实用 目录： 第一章连续的小波变换 1．1连续小波变换的定义 1．2与短时傅里叶变换的比较 1．3连续小波变换的一些性质 1．4小波变换的反演及对基本小波的要求 1．5连续小波变换的计算机实现与快速算法 1．6几种常用的基本小波 1．7应用举例 第二章尺度及位移均离散化的小波变换 2．1离散α，γ栅格下的小波变换 2．2标架(frame)概念 2．3小波标架 2．4应用举例 第三章多分辨率分析与离散序列的小波变换 3．1概述 3．2多分辨率信号分解与重建的基本概念 3．3尺度函数和小波

  3. 所属分类：其它

    • 发布日期：2009-12-29
    • 文件大小：14680064
    • 提供者：boyustc

  1. 数字电路技术EDA课程设计

  2. 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将

  3. 所属分类：专业指导

    • 发布日期：2010-04-28
    • 文件大小：519168
    • 提供者：xl77777777

  1. 基于EDA仿真技术的电子时钟系统设计

  2. VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。 这次毕业设计的内容

  3. 所属分类：嵌入式

    • 发布日期：2010-04-28
    • 文件大小：169984
    • 提供者：xl77777777

  1. 用VHDL语言编写的自动打铃器

  2. 目录 摘要……………………………………………………………………………………1 关键字…………………………………………………………………………………2 第一章、绪论…………………………………………………………………………3第二章、自动打铃器的硬件实现……………………………………………………4 第三章、自动打铃器的软件实现……………………………………………………6 1．VHDL语言简介 ………………………………………………………………6 2、VHDL编程环境 MaxplusII…………………………

  3. 所属分类：专业指导

    • 发布日期：2010-05-11
    • 文件大小：1048576
    • 提供者：liu06313204

  1. 简易频率计数器，七分频的，四位显示，multisim10运行

  2. 简易频率计数器，七分频的，四位显示，multisim10运行 因为空间比较小，所以做的有点乱，但是运行起来还是不错的。可以显示，误差很小！

  3. 所属分类：专业指导

    • 发布日期：2010-05-21
    • 文件大小：602112
    • 提供者：junyinhua

  1. VHDL语言的数码管显示程序

  2. 用四个七段式数码管显示数据，实现动态显示，改变分频系数，可以实现不同的显示效果。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-14
    • 文件大小：3072
    • 提供者：shanjejinan

  1. 实验二 数控分频器的设计

  2. 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽位1秒的输入信号脉冲计数允许信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一次测频计数周期做准备的计数器清零信号。这3个信号由测频控制信号发生器TESTCTL产生，它的设计要求是，TESTCTL的计数使能信号输出CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。当CNT_EN高电平时，允许计数；当CNT_EN低电平时停止计数，并保持所计的脉冲数。在停止计数期间，首先需要一

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：281600
    • 提供者：XUQIWEN1

  1. 基于multisim电子秒表的设计

  2. 数字秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、十进制计数器、6进制计数器、数据选择器和译码器等组成。整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.

  3. 所属分类：其它

    • 发布日期：2011-04-21
    • 文件大小：36864
    • 提供者：skycity100

  1. 实验七：移动速度可控的字符集自动循环显示

  2. 利用状态机，移位寄存器和数控分频器，在DE2平台上实现字符“HELLO”的从右向左自动循环显示，移动速度可控（字符以每0.1~1秒一次的速度移动），在HEX7～HEX0上循环显示“HELLO”，“HELLO”从左边移出后，再从右边重新开始显示。 实验步骤：请按以下步骤完成设计

  3. 所属分类：硬件开发

    • 发布日期：2012-06-07
    • 文件大小：396288
    • 提供者：keke2627

  1. 七段显示模块— 数字钟 verilogHDL

  2. 数字钟中的七段显示模块，方便使用，用verilogHDL 编写！

  3. 所属分类：嵌入式

    • 发布日期：2012-06-20
    • 文件大小：6144
    • 提供者：wendaolongbiao

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1048576
    • 提供者：liupingtoday

  1. 华理计算机大四上《计算机系统综合设计》专用——基于8088的打地鼠游戏系统

  2. 基于8086/8088的打地鼠游戏系统 要求使用三个以上的接口芯片或其他元件组成相应的电路，实现某一功能电路，并编制相应的程序，调试运行最终达到设计要求。 本实验设计的是一个打地鼠游戏。地鼠通过LED灯显示。按MON键开始游戏，共分为三关，三关地鼠出现的时间间隔分别为3秒、2秒和1秒。每关有20秒，使用8279外接键盘击打地鼠，打中分数加一并由喇叭发出音效。 本实验用到芯片有74LS393、8253、8255、8259和8279等。外设有LED灯、喇叭、6位七段数码管和外接键盘等。 74LS3

  3. 所属分类：嵌入式

    • 发布日期：2015-07-17
    • 文件大小：145408
    • 提供者：boa_suki

  1. 2ASK在FPGA上的实现

  2. 2ASK在FPGA上的实现，所属频段为7分频。可通过更改mif文件来更改分频效果。

  3. 所属分类：嵌入式

    • 发布日期：2015-11-30
    • 文件大小：999424
    • 提供者：u013849990

  1. 华南理工大学VHDL实验数码管与分频器

  2. （1）利用硬件描述语言设计分频器模块和七段显示码模块； （2）学习数码管驱动芯片74HC595的时序，请同学根据时序写出VHDL代码； （3）设计数据产生模块，每秒输出数字加1； （4）设计顶层文件，驱动数码管模块，使（3）产生数据显示在数码管上。

  3. 所属分类：讲义

    • 发布日期：2019-01-15
    • 文件大小：828416
    • 提供者：weixin_43912252

  1. 注册电气工程师发输变电标准汇编 34-1997 交流电气装置的过电压保护和绝缘配合.pdf

  2. 注册电气工程师发输变电标准汇编 34-1997 交流电气装置的过电压保护和绝缘配合pdf,注册电气工程师发输变电标准汇编 34-1997 交流电气装置的过电压保护和绝缘配合DL/T620-1997 )3kⅤ~10kⅴ钢筋混凝土或金属杄塔忺架空线路杺成的系统利所有35kV、66kⅴ系统,( b)3kV-10kⅤ非纲筋混凝土或非金属杅塔的架线路枃成的系统,当电i为 1)3kV和6kV时,33A; )10kY时,20A c)3k~10kⅤ电缆线路构成的系统,30A 3.1.33kⅤ~20kⅤ具有发电机

  3. 所属分类：其它

    • 发布日期：2019-10-20
    • 文件大小：2097152
    • 提供者：weixin_38743506

  1. 基于Verilog设计七分频等奇数分频程序

  2. 基于Verilog设计七分频等奇数分频程序，EDA课程作业和考试基本用到，可以学习Verilog其他的分频程序

  3. 所属分类：硬件开发

    • 发布日期：2020-10-26
    • 文件大小：343040
    • 提供者：qq_44757503

  1. Kyocera将推最小的4兆赫兹石英晶体

  2. Kyocera公司近日宣布，其子公司Kyocera Kinseki计划开始加工CX3225SB微型低频石英晶体，据称这是世界上首个在4兆赫频率范围内震荡的体积最小的微型晶体。CX3225SB的尺寸只有常规晶体的二十七分之一，它能为诸如DVD播放器、掌上游戏机、PDA及手机等需要小尺寸、节能的应用设备提供稳定频源(frequency sources)。  　　由于没有小型石英晶体在这一频率震荡，为获得4兆赫兹，Kyocera Kinseki公司采用IC集成电路技术分割16兆赫兹等高频率。若小型晶体

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：59392
    • 提供者：weixin_38645865

  1. SD卡二进制读取：一个基本的数据读取电路，用于练习用SD卡进行读写-源码

  2. SD卡二进制读数 该项目从SD卡读取数据，并将其以32位为一组输出到Mimas A7 Artix 7的7段显示器。 概述 七段显示子系统 七段显示从扩展到包括16位十六进制显示，或覆盖整个屏幕。 因此，启用了一些关键更改。 需要解码器才能在各个显示器之间进行切换。 这种单冷解码器输出各个段的使能信号，并与多路复用器（现在具有四个输入而不是两个输入）一起工作，以将适当的数据写入适当的位置。 在以前的实现中，使用了两个显示器，输出切换速率为95.367 Hz（使用20的分频值）。 由于这是开关频

  3. 所属分类：其它

    • 发布日期：2021-02-15
    • 文件大小：5120
    • 提供者：weixin_42109178

  1. (锁相技术)第七章锁相频率合成

  2. 第一节概述频率合成器是将一个高精确度和高稳定度的标准参考频率经过混频倍频与分频等对它进行加减乘除的四则运算最终产生大量的具有同样精确度和稳定度的频率源现代电子技术中常常要求高精确度和高稳定度的频率一般

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：7340032
    • 提供者：weixin_38551187
« 12 3 4 5 6 7 8 »