您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 上下拉电阻在电路中的作用

  2. 总结了大部分上下拉电阻在电路设计中的作用,对大家看原理图,涉及原理图有很大的帮助
  3. 所属分类:专业指导

    • 发布日期:2009-12-02
    • 文件大小:21504
    • 提供者:chzh4616
  1. 上拉电阻 下拉电阻讲解

  2. 上拉电阻 下拉电阻知识点总结 对学习上下拉电阻知识有帮助
  3. 所属分类:专业指导

    • 发布日期:2010-02-01
    • 文件大小:65536
    • 提供者:stevenuw
  1. 上下拉电阻总结(上下拉电阻总结)

  2. 上下拉电阻总结,上下拉电阻总结,上下拉电阻总结
  3. 所属分类:专业指导

    • 发布日期:2010-06-05
    • 文件大小:65536
    • 提供者:l443638374
  1. 上下拉电阻小结

  2. 上拉电阻下拉电阻总结,当TTL 电路驱动COMS 电路时,如果TTL 电路输出的高电平低于COMS 电路的最低高电平(一般为3.5V),这时就需要在TTL 的输出端接上拉电阻, 以提高输出高电平的值
  3. 所属分类:嵌入式

    • 发布日期:2014-05-08
    • 文件大小:65536
    • 提供者:pit_pit
  1. 上拉下拉电阻总结

  2. 详细讲解上下拉电阻的用法。。。。。。。。。。。。
  3. 所属分类:硬件开发

    • 发布日期:2014-05-27
    • 文件大小:65536
    • 提供者:qjx10999
  1. 上下拉电阻总结

  2. 上下拉电阻总结,适用于硬件工程师全方面的理解概念
  3. 所属分类:硬件开发

    • 发布日期:2015-11-01
    • 文件大小:299008
    • 提供者:qq_20547097
  1. 布线规则.txt

  2. 3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近,DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中: a) 划分数字、模拟、DAA电路及其相关电
  3. 所属分类:硬件开发

    • 发布日期:2019-05-23
    • 文件大小:14336
    • 提供者:qq_33237941
  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候, Altera 还叫 Altera, 还没有加入 Intel 的大家庭, Xilinx 的 ZYNQ 也才刚刚开始有人探索, Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛,软核变硬核,性能翻几番。 那个时候,能出一本认认真真讲 FPGA 设计的 书, 会得到非常高的评价。 而我,则由于工作变动, 中间拖沓了半年,当半年后再来准备动 笔时,才恍然领悟到, Altera 即将成为 Intel 的可编程事业部, 基于嵌入式硬核的 S
  3. 所属分类:硬件开发

    • 发布日期:2019-09-03
    • 文件大小:16777216
    • 提供者:qq_30307853
  1. 对模拟电路中上下拉电阻作用的一点小总结

  2. 上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
  3. 所属分类:其它

    • 发布日期:2020-07-18
    • 文件大小:57344
    • 提供者:weixin_38691739
  1. 元器件应用中的对模拟电路中上下拉电阻作用的一点小总结

  2. 一、定义     上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。     二、上下拉电阻作用:     1、提高电压准位:a.当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。b.OC门电路必须加上拉
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:62464
    • 提供者:weixin_38687928
  1. 基础电子中的工程师在电路设计中的八大误区

  2. 我们常常会发现,自己想当然的一些规则或道理往往会存在一些差错。电子工程师在电路设计中也会有这样的例子。下面是一位工程师总结的八大误区点。     现象一:这板子的PCB设计要求不高,就用细一点的线,自动布吧。     点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。     现象二:这些总线信号
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:70656
    • 提供者:weixin_38729022
  1. 经验总结:电路设计的8个误区

  2. 现象一:这板子的PCB设计要求不高,就用细一点的线,自动布吧   点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。   现象二:这些总线信号都用电阻拉一下,感觉放心些。   点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:67584
    • 提供者:weixin_38723192
  1. 工程师在电路设计中的八大误区

  2. 我们常常会发现,自己想当然的一些规则或道理往往会存在一些差错。电子工程师在电路设计中也会有这样的例子。下面是一位工程师总结的八大误区点。     现象一:这板子的PCB设计要求不高,就用细一点的线,自动布吧。     点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。     现象二:这些总线信号
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:69632
    • 提供者:weixin_38520437
  1. 对模拟电路中上下拉电阻作用的一点小总结

  2. 一、定义     上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。     二、上下拉电阻作用:     1、提高电压准位:a.当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。b.OC门电路必须加上拉电阻
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:57344
    • 提供者:weixin_38625416
  1. 几种进行FPGA时序约束的方法大盘点!

  2. 从近一段时间工作和学习的成果中,我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下:  1. 频率约束  这是基本的,所以标号为0。  2. 频率约束+时序例外约束  时序例外约束包括FalsePath、MulTIcyclePath、MaxDelay、MinDelay。但这还不是完整的时序约束。如果仅有这些约束的话,说明设计者的思路还局限在FPGA芯片内部。  3. 频率约束+时序例外约束+I/O约束  I/O约束包括引脚分配位置、空闲引脚驱动方式、外部走线延时(InputDelay
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:91136
    • 提供者:weixin_38744207