本文提出了一种新型的低密度奇偶校验（LDPC）生成器矩阵在频率调制-中国数字无线电（CDR）中的编码器架构，该架构于2013年8月发布。我们利用LDPC奇偶校验矩阵的speci_c结构来并行化行和行。列编码操作。 还提出了一种优化的方法来控制存储器，该存储器可以以不同的码率重用于LDPC码，以提高硬件资源的利用率。 所提出的LDPC编码器和解码器在Xilinx FPGA上实现。 根据ModelSim和MATLAB的仿真结果，验证了该方法具有减少资源消耗，低功耗，高精度的优点。 提出的编码器可以实