注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA实验 序列检测器的设计

  2. 用VHDL语言设计一个序列检测器，其设计电路框图如图9-1所示，状态转换图如图9-2所示，状态转换功能表如表9-3所示，顶层电路原理图如图9-4。要求当检测器连续收到一组串行码（1110010）后，输出为1，其他情况输出为0。其仿真时序波形如图9-5所示。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-22
    • 文件大小：863232
    • 提供者：ljjieyi

  1. 数字逻辑电路课程设计

  2. 数字逻辑电路课程设计WORD文档 虽然很简单 但是严格按照格式步骤来 得了个优

  3. 所属分类：专业指导

    • 发布日期：2010-01-10
    • 文件大小：208896
    • 提供者：dinglina777

  1. EDA设计状态机实现序列检测器

  2. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例6-27描述的电路完成对序列数"11100101"的。当这一串序列数高位在前（左移）串行进入检测器后，若此数与预置的密码数相

  3. 所属分类：专业指导

    • 发布日期：2010-01-13
    • 文件大小：13312
    • 提供者：zjp649527

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. 实验四 用状态机实现序列检测器的设计

  2. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例6-27描述的电路完成对序列数"11100101"的。当这一串序列数高位在前（左移）串行进入检测器后，若此数与预置的密码数相

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：380928
    • 提供者：XUQIWEN1

  1. 数字系统设 计实验指导书.doc

  2. 第一章 MAX+PLUS II开发软件简介 ................................3 1.1 MAX+PLUS 软件的功能................................................ 3 1.1.1 MAX+PLUS II的组成 ................................................. 3 1.1.2 MAX+PLUS II的VHDL设计资源 ........................

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：1048576
    • 提供者：bhanzdan

  1. VHDL序列检测器1110010

  2. 利用有限状态机实现一般时序逻辑分析的方法设计设计一个 1110010 序列检测器，即检测器连续收到一组串行码“1110010”后，输出检测标志1，否则输出0。

  3. 所属分类：专业指导

    • 发布日期：2011-05-11
    • 文件大小：133120
    • 提供者：dongpu2004

  1. 基于EDA的用状态机实现序列检测器的设计

  2. 、实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 2、实验仪器：PC机，操作系统为Windows2000/xp, Quartus II 5.1 设计平台，GW48系列SOPE/EDA实验开发系统。 3、实验原理：序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：36864
    • 提供者：mfs1184396251

  1. FPGA轻松实现高速IO串口-Xilinx公司技术营销部制

  2. 介绍 I/O性能极限………………………………………………......................................................…………………….....1 针对I/O的数字设计解决方案………………………………………………………………………..……….………………….1 千兆位级串行技术介绍…………………………………………………………………………………………………………..1 数字电子通信的历史……………………………………………………………………………………

  3. 所属分类：硬件开发

    • 发布日期：2012-07-21
    • 文件大小：4194304
    • 提供者：wayne1025

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. 丹佛斯 FC102系列暖通空调解决方案.pdf

  2. 丹佛斯 FC102系列暖通空调解决方案pdf,暖通空调解决方案 针对暖通空调行业的应用特点，提供FC102系列产品的技术数据。暖通空调系统 暖通空调行业中水泵、风机及压缩机为必需的 设备,而且耗电量巨大,在全年使月空调的现代化 宾馆及办公大楼中,风机、水泵及压缩机的用电量 占整个建筑用电量的30%·40%。如何将电死降卜 来,提高经济效益,越来越为相关负责人所重视。 在暖通空调系统中使用变频器,一方面可以极 大地节省水泵、风机及压缩机的电能,实现系统的 节能运行;另一方而可以提高系统的运行品质,

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：1048576
    • 提供者：weixin_38744270

  1. 通信与网络中的安捷伦推出7Gb/s和12.5Gb/s码型发生器

  2. 安捷伦推出带有完全抖动注入能力的J-BERT N4903A 7 Gb/s和12.5 Gb/s码型发生器。设计和测试工程师现在可以使用所有类型的抖动快速精确地激励串行高速端口，以确保更高质量的设备性能表征。Agilent J-BERT N4903A码型发生器可与示波器、内置误码检测器或其他分析仪连用。        计算机行业正在推出使用PCI Express、串行高级技术附件和全缓冲DIMM（双列直插内存模块）等技术的下一代多千兆位设备。工程师需要简单、经济高效的测试解决方案来表征这些高速接口以

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：46080
    • 提供者：weixin_38616505

  1. 通信与网络中的安捷伦推出具有完全抖动注入功能的码型发生器

  2. 安捷伦科技公司近日推出带有完全抖动注入能力的J-BERT N4903A 7Gb/s和12.5Gb/s码型发生器。设计和测试工程师现在可以使用所有类型的抖动快速精确地激励串行高速端口，以确保更高质量的设备性能表征。Agilent J-BERT N4903A码型发生器可与示波器、内置误码检测器或其他分析仪连用。        计算机行业正在推出使用PCI Express、串行高级技术附件和全缓冲DIMM(双列直插内存模块)等技术的下一代多千兆位设备。工程师需要简单、经济高效的测试解决方案来表征这些高

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：55296
    • 提供者：weixin_38670065

  1. 电子测量中的安捷伦推出7 /12.5Gb/s码型发生器J-BERT N4903A

  2. 安捷伦科技推出带有完全抖动注入能力的J-BERT N4903A 7 Gb/s和12.5 Gb/s码型发生器。设计和测试工程师现在可以使用所有类型的抖动快速精确地激励串行高速端口，以确保更高质量的设备性能表征。Agilent J-BERT N4903A码型发生器可与示波器、内置误码检测器或其他分析仪连用。 　　计算机行业正在推出使用PCI Express、串行高级技术附件和全缓冲DIMM（双列直插内存模块）等技术的下一代多千兆位设备。工程师需要简单、经济高效的测试解决方案来表征这些高速接口以及

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：75776
    • 提供者：weixin_38723753

  1. 基于容量的混沌多址传输系统设计

  2. 作为基于Walsh码的多址差分混沌移位键控（DCSK-WC）的增强版本，差分DCSK-WC（DDCSK-WC）得益于更好的错误性能和更强的抵抗多径衰落信道中码间干扰的鲁棒性。 本文将Bahl-Cocke-Jelinek-Raviv（BCJR）解码算法应用于DDCSK-WC的检测，以形成DDCSK-WC-BCJR。 理论分析和仿真结果表明，相对于常规的广义最大似然检测器，BCJR检测器具有显着的性能提升，同时保持了硬件复杂度几乎不变。 为了进一步提高性能，在DDCSK-WC-BCJR系统中加入了基

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：1048576
    • 提供者：weixin_38636671