注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于EDA的智力抢答器设计

  2. 智力竞赛抢答器设计 一、设计任务： 设计一个具有锁存与显示功能的8人抢答逻辑电路。抢答开始之前，由主持人按下复位开关清除信号，所有的数码管均熄灭。当主持人宣布“开始抢答”后，计时器开始计时并以数码管显示，在规定的时间内首先做出判断的参赛者立即按下按钮，数码管显示该选手的序号，而其余七个参赛者的按钮将不起作用，信号也不再被输出，直到主持人再次清除信号为止。 二、设计要求： 1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S1 ~ S8表示； 2. 设置一个系统清除和抢答控制开关S，该开

  3. 所属分类：专业指导

    • 发布日期：2009-05-09
    • 文件大小：27648
    • 提供者：yy198768

  1. 基于FPGA的抢答器设计

  2. 智力竞赛抢答计时器的设计 一、 课题说明在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计时、计分、犯规奖惩计录等多种功能。 二、 设计要求 1、设计一个4组参加的智力竞赛抢答计时器。每组设置一个抢答按钮供抢答者使用。 2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响。此时，电路应具备自锁功能，使别组的抢答开

  3. 所属分类：硬件开发

    • 发布日期：2009-05-11
    • 文件大小：235520
    • 提供者：yinmy123456

  1. 接口技术课程设计－竞赛抢答器

  2. ①在主持人侧，设置抢答指示电路和启动/复位开关。选手侧各设置1个抢答按钮。 ②使用开关K8代表启动/复位开关，K8向上拨时，表示启动一次抢答，绿色发光二极管亮作允许抢答指示。此时选手侧可以按动各自的抢答按钮。 ③使用实验仪的逻辑电平开关K1-K7来代表7个抢答按钮。当开关向上拨时表示按下按钮。 ④收到第1个抢答信号后，主持人侧红色发光二极管亮（绿色发光二极管灭）作抢答指示，并且在单个LED数码管显示抢先一组的组别。 ⑤主持人向下拨K8，代表复位操作，指示灯和数码管熄灭。 ⑥主持人可以再次向上拨

  3. 所属分类：专业指导

    • 发布日期：2009-06-09
    • 文件大小：64512
    • 提供者：goodmanfreesky

  1. 基于VHDL的8位抢答器

  2. 可满足8个组，同时参加竞赛。抢答器复位后，数码显示为0，在竞赛主持人出完题并示意抢答开始后，每个组都可以通过各自的按钮开关发出抢答信号，抢答器一旦接收到某组最先发出的信号后，立即让数码管显出该组的组号，同时发出音响提示，且对后来组发出的抢答信号一律不与理睬。主持人用复位钮，复位抢答器，数码显示归0，提示音停止，在抢答选手回答完问题后，重复前述过程，可进行下一题抢答。

  3. 所属分类：专业指导

    • 发布日期：2009-09-02
    • 文件大小：248832
    • 提供者：finalroar

  1. 数控直流电源设计电子系统

  2. 数控直流电源设计电子系统原始数据课程设计实物内容及要求课程设计之电路设计设计制作一个可容纳八组参赛的数字式抢答器，每组抢答按钮供抢答时使用，且电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时电路应具有自锁功能，使别的抢答开关不起作用。还要设置计分（含加分与扣分）电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别

  3. 所属分类：专业指导

    • 发布日期：2009-09-15
    • 文件大小：228352
    • 提供者：geere2046

  1. 抢答器课程设计 附链接

  2. 1）设计一个可供6人进行的抢答器。 （2）系统设置复位按钮，按动后，重新开始抢答。 （3）抢答器开始时数码管显示序号0，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号，同时发出音响。，并且不出现其他抢答者的序号。

  3. 所属分类：专业指导

    • 发布日期：2009-12-20
    • 文件大小：114688
    • 提供者：v_king2009

  1. 智力竞赛抢答器课程设计说明书

  2. （1）设计一个四组（人）参加的智力竞赛抢答计时器，它具有四路抢答输入，主持人按下复位键后，系统复位进入抢答状态，计时显示初始值； （2）某组首先按下抢答键，该路抢答信号，竞赛抢答器能够设别最先抢答的信号，锁定该信号，同时扬声器响起，参赛小组的序号在数码管上显示； （3）主持人对抢答结果进行确认，给出倒计时计数允许信号，开始回答问题，计时显示器从初始值30开始以秒为单位倒计时，计数至0时，停止计数，扬声器发出超时报警信号，以中止继续回答问题； （4）当主持人给出倒计时计数禁止信号时，扬声器停止鸣

  3. 所属分类：专业指导

    • 发布日期：2010-01-10
    • 文件大小：135168
    • 提供者：tao123678

  1. 四人抢答器 数字电路课程设计报告

  2. 设计内容和要求 1、每个参加者控制一个按键，用其发出抢答信号。 2、主持人有一个控制按键，用于将电路复位。 3、开始后，先按动按钮者将其对应的发光二极管点亮，其他3人对该电路不起作用。

  3. 所属分类：专业指导

    • 发布日期：2010-01-26
    • 文件大小：1043456
    • 提供者：zhlh_xt

  1. 工程设计（4人抢答器）.doc

  2. 设计要求 （1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。 （2）用数码管显示，正常抢答后显示抢到的队号，如果犯规则闪烁显示队号。 （3）如果3秒内没有抢答，则说明该题超时作废，用0闪烁表示。 （4）复位键用于恢复犯规或超时状态

  3. 所属分类：专业指导

    • 发布日期：2010-04-13
    • 文件大小：471040
    • 提供者：xkhome1987

  1. 数字竞赛抢答器的设计 Verilog

  2. 1、设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒钟，扬声器发出3秒的音响。 5、设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分. 打开qdq.xise,qdq_all.v是总文件，qdqpd，js1，jf分别是抢答判断，计时3

  3. 所属分类：Javascript

    • 发布日期：2010-07-17
    • 文件大小：1048576
    • 提供者：ab0021050

  1. EDA抢答器VHDL设计报告

  2. 1.设计一个可容纳3组参赛的数字式抢答器，每组设一个抢答按钮，供抢答使用。 2.抢答器具有第一信号鉴别和所存功能，使除第一抢答者外的按钮不起作用。 3.设置一个主持人“复位”按钮。 4.主持人复位后，开始抢答，第一信号鉴别所存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒，扬声器发出3秒的声响。 5.设置一个记分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分，捡到0则不允许该组再参与抢答。 6.要求进行按键防抖动设计

  3. 所属分类：专业指导

    • 发布日期：2010-07-17
    • 文件大小：273408
    • 提供者：ab0021050

  1. 8人智力测试抢答器

  2. 本次课设是8人智力测试抢答器，含有编码器，锁存器，显示译码器驱动的共阳数码管，组成的8人智力测试抢答器，功能完整（含有主持人复位清零）你若是用的清华大学阎石老师的数字电子技术基础，这个设计包含了第4，5,6章的类容，并且所用芯片书上均有提到过，学起来比较有效，容易理解，你会有不少收获，并且含有写的简单论文供你参考。

  3. 所属分类：专业指导

    • 发布日期：2011-12-04
    • 文件大小：351232
    • 提供者：a1272834792

  1. 51单片机制作5路抢答器

  2. 用AT89S51制作的5路抢答器，具有抢答犯规报警功能，主持人控制开始和结束，可调节每个人的抢答时间和抢答后的答题时间。

  3. 所属分类：软件测试

    • 发布日期：2012-04-09
    • 文件大小：51200
    • 提供者：qinjunfeng10

  1. 数据逻辑-数字式抢答器-课程设计

  2. Quartus II 7.2 版本的源文件 设计要求: 1. 设计1个可容纳6组参赛队的数字式抢答器，每组设1个按钮，供抢答者使用； 2. 当1个抢答者抢答后，其他抢答者的按钮不起作用； 3. 设置1个主持人复位按键； 4. 主持人复位后，开始抢答，由数码管显示其组别； 5. 设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，打错1次扣1分。

  3. 所属分类：嵌入式

    • 发布日期：2012-07-04
    • 文件大小：1048576
    • 提供者：hijack478

  1. 基于Verilog的7路抢答器

  2. 7路抢答器，能实现7个人同时抢答，主持人复位可重新下一轮，用数码管显示抢答者的序号

  3. 所属分类：硬件开发

    • 发布日期：2013-12-28
    • 文件大小：173056
    • 提供者：u010996535

  1. 单片机的四人抢答器设计

  2. 设计制作一个抢答器。抢答人数为4组，即有4个抢答键，主持人复位按钮，按复位键时，抢答就绪。每组抢答有指示灯和声音提示。第一个信号传入后，其他组信号则无效

  3. 所属分类：硬件开发

    • 发布日期：2009-01-08
    • 文件大小：424960
    • 提供者：guanyefang

  1. 单片机系统开发与应用工程实习报告-eda数字竞赛抢答器

  2. 设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。设置一个主持人“复位”按钮。主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。 本设计为四路数字式竞赛抢答器，所以这种抢答器要求有四路不同组别的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣等方式显示出组别；对

  3. 所属分类：嵌入式

    • 发布日期：2018-08-28
    • 文件大小：259072
    • 提供者：zilingdaier

  1. qidaqii_top_1.zip

  2. 基于FPGA数字式竞赛抢答器（三人），本次设计内容是通过VerilogHDL语言在IES Design Suite14.7，实验要实现的基本功能是 主持人按下开始，三个人抢答，主持人可以给选手加分或者减分，分数用数码管来显示。以下是主要功能和指标： （1）设计一个可容纳3组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指

  3. 所属分类：硬件开发

    • 发布日期：2020-05-30
    • 文件大小：442368
    • 提供者：qq_45082737

  1. 数字电子电路课程设计-74系列芯片数字抢答器

  2. 基于74系列芯片的优先编码电路、锁存器、译码电路将参赛队的输入信号在数码管上显示，抢答器电路和主持人复位键组成主体电路。通过定时电路将秒脉冲产生的信号在显示器上输出实现计时功能和计分电路，共同构成扩展电路。

  3. 所属分类：嵌入式

    • 发布日期：2010-11-28
    • 文件大小：344064
    • 提供者：xiaoyaoshow

  1. 八路抢答器仿真.zip

  2. 数字技术作为当今世界上发展最快的一门科学之一， 已被广泛地应用于计算机、 自动控制、电子测量仪表、通信等各个领域。例如，在生活中很多智力竞赛的活动都需要用到数字抢答器。 关于竞赛抢答器的设计，最重要的是完成当参赛选手们可以开始抢答后，每次只可能有一个人抢答成功这一功能。本实验设计中，以八位竞赛抢答器为例，从设计思路、方案的选择与论证、设计基本原理以及仿真结果等系统的介绍这种抢答器实现相应功能的全部过程。主要是以multisim仿真软件为平台，进行电路仿真设计，以分层电路的思想，将倒计时电路、抢答

  3. 所属分类：电信

    • 发布日期：2020-09-22
    • 文件大小：1048576
    • 提供者：weixin_43599390
« 12 3 4 »