注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FIFO 乒乓操作 低速到高速

  2. 低速入高速出的FIFO乒乓操作，调试成功可以随意更改你所需要的FIFO 大小

  3. 所属分类：专业指导

    • 发布日期：2010-04-21
    • 文件大小：1048576
    • 提供者：TCLTU

  1. 乒乓操作FIFO

  2. 乒乓操作FIFO，验证过的，用quartus II 写的！

  3. 所属分类：硬件开发

    • 发布日期：2012-08-04
    • 文件大小：1048576
    • 提供者：xiemengguilin

  1. DCFIFO的设计实例

  2. 实现乒乓操作，数据缓存，里面有数据选择器

  3. 所属分类：其它

    • 发布日期：2014-05-10
    • 文件大小：33792
    • 提供者：z_alon

  1. 乒乓操作FIFO

  2. 写信号，读信号 异步复位

  3. 所属分类：硬件开发

    • 发布日期：2016-06-20
    • 文件大小：1048576
    • 提供者：suibaofu214

  1. verilog fifo 乒乓缓冲区操作

  2. verilog fifo 乒乓缓冲区操作， 老外写 的代码，很不错的设计。

  3. 所属分类：其它

    • 发布日期：2018-11-19
    • 文件大小：13312
    • 提供者：gongjian32

  1. 基于FPGA的TS over IP的设计与实现

  2. 本文设计与实现了一种基于FPGA和MCU(R8051XC2)的TS over IP系统，并对传统的TS over IP系统进行了改进。此系统通过从标准TS流接口接收TS流，将其以乒乓操作的方式存放在两个双口RAM中，再通过一定方法封装IP包发送至网络，实现了TS流和网络IP数据包的相互转换。此系统在相同情况相比传统的使用FIFO作为缓冲器的系统，运行效率有明显的提高。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：118784
    • 提供者：weixin_38670420

  1. 嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 嵌入式实时图像处理系统中SDRAM控制器的实现,介绍一种用于嵌入式实时图像处理系统的SDRAM控制器的实现方案。根据实时系统对数据传输速率及连续性的要求，将SDRAM配置为全页突发操作模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。为配合SDRAM的全页操作模式，并充分利用其高速读写性能，将FIFO设计为基于乒乓操作的流水线结构，实现了数据的无缝缓存。将该方案用于实时红外热成像系统，经实验结果表明，该SDRAM控制器执行效率高，占用资源少，可移植性强。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：757760
    • 提供者：weixin_38689027

  1. 嵌入式系统/ARM技术中的嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 0 引 言 　　SDRAM作为大容量、高速度、低价格、低功耗的存储器件，在嵌入式实时图像处理系统中具有很高的应用价值，但其控制机制复杂，因此需要设计控制器，以简化系统对SDRAM的访问。虽然目前许多微处理器及DSP都提供了与SDRAM的直接接口，但这种通用控制器的执行效率很低，难以满足实时系统对速度的要求。鉴于此，介绍一种基于FPGA设计而实现高效SDRAM控制器的方案。结合实际系统，该方案将SDRAM配置为全页突发模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。分析表明，全页

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：258048
    • 提供者：weixin_38500664