注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. SAA7111A+ARM+FPGA视频采集源程序

  2. Verilog HDL编写的单路视频采集源程序，已通过项目验证 模拟视频通过saa7111a解码，FPGA采集视频实现双缓存切换输出至ARM端

  3. 所属分类：硬件开发

  1. 高速DSP图像处理系统中的乒乓缓存结构研究

  2. 高速DSP图像处理系统中的乒乓缓存结构研究

  3. 所属分类：硬件开发

    • 发布日期：2011-04-02
    • 文件大小：241664
    • 提供者：Augusdi

  1. 乒乓缓存的设计

  2. 基于FPGA的用VERILOG编写的乒乓缓存的设计。可以解决高速数据缓存问题

  3. 所属分类：硬件开发

    • 发布日期：2013-08-10
    • 文件大小：269312
    • 提供者：u011657252

  1. 内存乒乓缓存机制和消息分发机制的C代码实现

  2. 用C代码实现乒乓内存缓冲机制，具体实用价值，帮助您提高内存响应速度与及时数据的处理。

  3. 所属分类：C

    • 发布日期：2014-05-07
    • 文件大小：179200
    • 提供者：u014599399

  1. 双BUFF乒乓操作案例

  2. 乒乓操作的处理流程为：输入数据通过“输入数据选择单元"将数据等时分配到两个数据缓冲模块中，在第一个缓冲周期，将输入的数据流缓存到“数据缓冲模块1"中，在第二个缓冲周期，通过“输入数据单元”切换，将输入的数据缓存到“数据缓冲模块2’’，同时将“数据缓冲模块1”缓存的第一个周期数据通过“数据选择单元”的选择，送到“数据流运算处理模块’’进行处理，在第三个缓冲周期通过“输入数据选择单元"的再次切换，将输入的数据流缓存到“数据缓冲模块1”中，同时将“数据缓冲模块2”缓存的第二个周期的数据通过“输出 数

  3. 所属分类：硬件开发

    • 发布日期：2017-09-14
    • 文件大小：523264
    • 提供者：sinat_31278329

  1. 基于FPGA的一种Camera Link高速图像传输系统设计

  2. 随着科学技术的不断进步，CMOS 图像传感器的帧频和分辨率在不断提高， 图像传输卡与成像系统之间的速度匹配问题显得越来越重要。Camera Link 接口是 一种高速传输图像数据的总线接口，它能够有效地解决图像传输卡与成像系统之 间图像高速传输的问题。由于受到显示器显示范围的限制，大图像不能在一个显 示器上完整的显示出来，本文正是基于 Camera Link 协议而设计了一种大图像的实 时传输系统。 本文提出了一种基于 FPGA 芯片的多显示器串联起来显示大图像的实时显示 系统方案，该方案利用

  3. 所属分类：硬件开发

    • 发布日期：2018-01-07
    • 文件大小：4194304
    • 提供者：drjiachen

  1. 基于CPLD实现双缓存16路DMX512信号同步输出

  2. 基于CPLD实现读取SD卡数据，双RAM缓存乒乓式交换，实时刷新16路独立DMX512数据输出。采用的是Veriloge描述语言编写的源代码。

  3. 所属分类：硬件开发

    • 发布日期：2018-08-16
    • 文件大小：33792
    • 提供者：zcq8911418

  1. dac8830的驱动程序，乒乓缓存

  2. 在FPGA里面实现DAC8830的驱动程序，能够调节采样率，并且有SPI的发送和接受的时序代码，里面设置了发送缓冲buffer，通过乒乓实现的，数据连续。数据来源是DSP6678的SPI口发送给FPGA的。

  3. 所属分类：硬件开发

    • 发布日期：2018-10-06
    • 文件大小：8388608
    • 提供者：qq_26747797

  1. 基于FPGA和USB的AMI曼彻斯特解码系统研究与实现_许京涛.caj

  2. 针对石油测井数据采集卡的缺陷，研究了基于 FPGA 和 USB 的高速实时 数据采集卡。在高速实时数据采集卡设计思想基础上，提出可行性分析及设计方案， 分别对基于 SDRAM 与异步 FIFO 构成的乒乓缓存单元和基于 FPGA 与 USB 接口控 制器进行了详细的设计。进一步设计了高速实时数据采集卡的硬件电路，包括预处 理模块设计、AD 转换模块设计、乒乓缓存单元模块设计、USB 通信模块设计和电 源与复位模块设计，并对其进行了具体实现。

  3. 所属分类：其它

    • 发布日期：2019-05-21
    • 文件大小：5242880
    • 提供者：lixiaohu25

  1. 研究论文-基于FPGA的全景图像处理系统SDRAM控制器设计与实现.pdf

  2. 在对高分辨率折反射全景图像的快速采集处理中，同步动态随机存储器(SDRAM)作为重要的数据缓存器件，对于其正确的控制关系到整个系统能否正常工作. 在分析了SDRAM各项参数及其工作原理的基础上，设计了基于FPGA的双SDRAM控制器，在乒乓缓存模式下轮流采集图像，完成了分辨率2048 dpi×2048 dpi、每秒15帧的Camera Link接口的全景图像的实时采集、缓存解算，以及以1024 dpi×768 dpi的分辨率进行实时显示.

  3. 所属分类：其它

    • 发布日期：2019-08-07
    • 文件大小：2097152
    • 提供者：weixin_39840650

  1. PCI总线的信号采集

  2. 为实现行波监测及其早期故障的在线诊断,根据行波特性设计了一种基于PCI总线、以现场可编程逻辑器件FPGA为核心控制单元的数据采集系统。系统充分利用了PC机高性能的总线资源和大容量的存储深度,采用"乒乓"缓存技术保证了高速数据持续读写传输;用DLL文件二次封装API库函数,防止编译中程序的假死现象,方便上层软件LabVIEW调用。实验表明,系统实现了数据转换、数据传输、数据存储等基本功能,能够在行波采集与故障诊断系统中应用。

  3. 所属分类：其它

    • 发布日期：2020-06-26
    • 文件大小：697344
    • 提供者：weixin_38667920

  1. 软件接收机的GPS信号实时采集方案设计

  2. 针对软件GPS接收机的实时数据采集需求，提出一种基于TMS320C6416 McBSP、EDMA、中断和外部扩展SDRAM的GPS实时数据采集方案；重点阐述射频前端NJ1006AK、TMS320C6416构成的硬件接收电路，以及McBSP、SDRAM、EDMA乒乓缓存的采集配置过程。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：99328
    • 提供者：weixin_38522106

  1. 基于DSP和FPGA的全景图像处理系统设计与实现

  2. 设计了基于DSP和FPGA的全景图像处理方案，FPGA完成图像采集，DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器；采用EDMA方式，完成了DSP与FPGA的数据交换。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：245760
    • 提供者：weixin_38740596

  1. 高速CMOS图像存储与实时显示系统设计

  2. 针对遥测系统图像单元存在数据量大、速度快、无法直接存储显示等问题，设计了一种高速图像存储与实时显示系统。系统以Spartan 6系列现场可编程门阵列（FPGA）作为核心处理器，使用Full模式Camera Link接口采集CMOS相机输出的图像数据，利用DDR3乒乓缓存技术将图像数据写入由SATA控制器组成的磁盘阵列中，并且通过千兆以太网接口将处理后的数据上传至计算机；图像数据采用抽帧以及降低分辨率的形式，将其转换为1 024×768像素的VGA分辨率格式，最后通过VGA接口对图像进行实时显示。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：441344
    • 提供者：weixin_38741244

  1. 基于JPEG2000算法的图像编码装置的设计

  2. 针对遥感图像分辨率的不断提高以及传输通道带宽限制的问题，提出了一种FPGA控制的专用JPEG2000标准算法集成电路的高帧频图像编码装置。原始图像数据通过LVDS接口接收，再经过乒乓缓存后传给压缩编码模块，极大地提高了传输速率。经过实际测试，该装置实现了对高帧频图像高压缩倍数的要求，降低了对传输通道带宽的要求，性能稳定可靠。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：450560
    • 提供者：weixin_38633897

  1. 基于DSP和FPGA的全景图像处理系统设计与实现

  2. 设计了基于DSP和FPGA的全景图像处理方案，FPGA完成图像采集，DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器；采用EDMA方式，完成了DSP与FPGA的数据交换。测试结果表明，DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算，并以1 024×768的分辨率进行实时显示。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：238592
    • 提供者：weixin_38720256

  1. 一种新型图像压缩系统的设计

  2. 为打破传统的摄像机-采集卡-存储卡为一体的简单采集存储设计模式，实现模拟视频和数字视频双采集及数据压缩、高速传输的新模式，设计了一种以FPGA为控制核心、DSP为图像数据处理中心、IP核的生成与双SDRAM乒乓缓存协同工作为技巧、PCI卡高速传输为手段的图像压缩系统。DSP逻辑编码的改进使图像压缩比得到进一步提高。通过实际测试，图像的压缩比可达26:1；FPGA+DSP+PCI卡的综合使用使处理图像数据的速度提高至少50％，图像转存速率更是达到了38 MB/s。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：667648
    • 提供者：weixin_38672840

  1. 基于FPGA的微震信息采集系统研究

  2. 针对煤炭开采过程中地质灾害预防的技术障碍问题，提出了一种基于FPGA的矿山微震监测系统。系统以FPGA为核心处理器，对采集的微震信号进行放大、滤波等一系列处理。其中，信号的放大系数可根据不同的采集环境进行相应的配置；系统还增加了乒乓缓存模块和数字滤波模块，加快了数据的处理速度，提高了数据的处理精度；微震信息数据通过以太网传输，减少了误码率，实现了远程监测。最后，选择系统的几个采集通道进行了现场的实验测试，实验结果验证了该方案的可行性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：790528
    • 提供者：weixin_38681628

  1. 基于ADV212的雷达图像压缩传输系统

  2. 针对雷达图像数据量大实时性要求高的特点，设计了一种新的基于FPGA和ADV212的雷达图像压缩与传输系统，实现对4 096级方位量化和最大4 096级距离量化的雷达图像进行实时JPEG2000压缩。通过所设计的分片压缩方式把雷达图像分段，每段分别压缩，并配合乒乓缓存来减小压缩到传输的延时。系统基于可配置设计，可配置图像的压缩率及雷达图像的分辨率。采用ADV212实现对图像的压缩，FPGA实现各功能模块，W5500实现数据传输。实验结果表明，系统能够实现对雷达图像实时压缩和传输的要求。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：415744
    • 提供者：weixin_38698149

  1. 工业电子中的实时视频处理系统中乒乓缓存控制器的设计

  2. 引言 缓存技术是分布式计算环境中的重要技术，它可以改善系统的整体性能（如吞吐量、查询响应时间等），构建大规模视频服务系统时，可以减少对磁盘的访问，提高系统性能。在高速数据采集系统中，通常在存储设备的前端加一级缓存，可以使低速存储设备无丢失地记录高速数据[1]。不仅如此，现在，在比较高速CPU的性能参数时，一个重要的指标就是看其是否具有高速缓存。 随着数字多媒体技术的不断发展，实时视频数据处理的一个突出的问题就是数据量庞大，特别是在图像帧率及分辨率要求比较高的场合，仅用专用的视频压缩芯片（

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：87040
    • 提供者：weixin_38658405
« 12 3 »