注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. c#中的serialport控件

  2. 介绍了串口通信的C#中的实现多线程的核心在于多个代码块并发执行，本质特点在于各代码块之间的代码是乱序执行的。我们的程序是否需要多线程，就是要看这是否也是它的内在特点。

  3. 所属分类：C#

    • 发布日期：2009-09-18
    • 文件大小：63488
    • 提供者：scien_scut

  1. Java多线程编程详解

  2. 在这一讲中，我们一起学习了 Java 多线程编程的方方面面，包括创建线程，以及对多个线程进行调度、管理。我们深刻认识到了多线程编程的复杂性，以及线程切换开销带来的多线程程序的低效性，这也促使我们认真地思考一个问题：我们是否需要多线程？何时需要多线程？ 多线程的核心在于多个代码块并发执行，本质特点在于各代码块之间的代码是乱序执行的。我们的程序是否需要多线程，就是要看这是否也是它的内在特点。

  3. 所属分类：Java

    • 发布日期：2010-03-31
    • 文件大小：6144
    • 提供者：weijiaxiu_490

  1. 编程卓越之道:卷一/二

  2. 目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统（Numbering System） 11 2.2.1 十进制位值计数系统 11 2.2.2 进制（基数） 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制（基数为8）计数系统 18 2.3 数

  3. 所属分类：硬件开发

    • 发布日期：2010-10-10
    • 文件大小：39845888
    • 提供者：xqq524148626

  1. 龙芯 2G 处理器数据手 册

  2. 片内集成一个 64 位的四发射超标量 GS464 高性能处理器核; 处理器核流水线采用四发射动态超标量,9-10 级的超流水线结构,支持寄 存器重命名、动态调度、分支预测和其他的乱序执行技术; 处理器核包括 2 个全流水的 64 位双精度浮点乘加部件; 处理器核包含 64KB 数据 Cache 和 64KB 的指令 Cache; 兼容 IEEE754 标准的浮点单元,支持全流水的浮点加减、乘法、乘加等运 算,支持硬件除法和开平方根运算,浮点单元还支持龙芯多媒体指令; 64 项 JTLB(Joi

  3. 所属分类：专业指导

    • 发布日期：2011-01-20
    • 文件大小：796672
    • 提供者：mxcai2005

  1. gdb debug中文手册

  2. 用GDB调试程序 GDB概述 2 使用GDB 5 GDB中运行UNIX的shell程序 8 在GDB中运行程序 8 调试已运行的程序 两种方法： 9 暂停 / 恢复程序运行 9 一、设置断点（BreakPoint） 9 二、设置观察点（WatchPoint） 10 三、设置捕捉点（CatchPoint） 10 四、维护停止点 11 五、停止条件维护 12 六、为停止点设定运行命令 12 七、断点菜单 13 八、恢复程序运行和单步调试 13 九、信号（Signals） 14 十、线程（Threa

  3. 所属分类：Linux

    • 发布日期：2011-03-30
    • 文件大小：1048576
    • 提供者：sandy_luo

  1. 龙芯2F处理器用户手册

  2. 龙芯系列微处理器介绍 龙芯系列处理器通过充分开发指令级并行性、数据级并行性、线程级并行性来提高性能。其中龙芯1号系列微处理器实现了带有静态分支预测和阻塞Cache的单发射乱序执行流水线；龙芯2号系列微处理器实现了带有动态分支预测和非阻塞Cache的超标量四发射乱序执行流水线，龙芯2号系列微处理器还使用浮点数据通路复用技术实现了定点的单指令流多数据流指令；下一代的龙芯3号系列微处理器将实现片内多核技术。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-17
    • 文件大小：2097152
    • 提供者：huanglie0

  1. 龙芯2F 处理器数据手册.pdf

  2. 龙芯 2F 处理器是一款实现64 位MIPS III 指令集的通用RISC SOC 处理器，片内集成PCI/PCIX 等IO 控制器。龙芯2F 的指令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原来的顺序，以保证精确中断和访存顺序执行。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-03
    • 文件大小：1048576
    • 提供者：fengtianpin

  1. Vprotect V1.9.1.0专业版 一机一码 文件加密

  2. 支持的编译器： Assembly language: MASM, FASM, POASM, TASM Basic: Visual Basic, Pure Basic, Power Basic C/C++: Visual C/C++, Borland C++ builder, Intel C++, Dev C++, Digital Mars C++, MinGW Pascal: Delphi, Free Pascal D Programming language: DMD 其他编译器 支持的操作

  3. 所属分类：系统安全

    • 发布日期：2012-08-17
    • 文件大小：9437184
    • 提供者：yzgolden

  1. linux 内核内存屏障

  2. 内存屏障是为应付内存访问操作的乱序执行而生的. 那么, 内存访问为什么会乱序呢? 这里先简要介绍一下: 现在的CPU一般采用流水线来执行指令. 一个指令的执行被分成: 取指, 译码, 访存, 执行,写回, 等若干个阶段. 指令流水线并不是串行化的, 并不会因为一个耗时很长的指令在"执行"阶段呆很长时间, 而导致后续的指令都卡在"执行"之前的阶段上. 相反, 流水线中的多个指令是可以同时处于一个阶段的, 只要CPU内部相应的处理部件未被占满. 比如说CPU有一个加法器和一个除法器, 那么一条加法

  3. 所属分类：Linux

    • 发布日期：2012-09-26
    • 文件大小：394240
    • 提供者：xahu2006

  1. 用simplescalar 进行体系结构实验

  2. 用simplescalar 了解 超标量 动态分支预测 乱序执行 推断执行 cache 虚拟cache 伪相联cache 线程级并行 多处理器的存储 线程同步 指令集设计cache 优化 流水线改进

  3. 所属分类：硬件开发

    • 发布日期：2012-09-27
    • 文件大小：1048576
    • 提供者：rill_zhen

  1. 大话处理器：处理器基础知识读本

  2. 大话处理器：处理器基础知识读本的真正完整本，全部八章，手动呕血扫描加书签，非网上那种6.33MB的太监版~！以全家人性命为誓~！ 作者简介 　　万木杨，网名木兮清扬，华为公司服务近6年，曾任软件工程师、算法工程师、系统工程师，擅长多媒体算法设计和编写高效代码。 作者自2004年起开始研究多媒体算法，从语音识别，到人脸动画，再到视频编解码，足迹遍布语音、图像、视频、3D。自2006年在DSP上编写程序，从此开始深入研究处理器内部结构，后来接触过大量的半导体公司和处理器芯片，对处理器技术和产品有着

  3. 所属分类：硬件开发

    • 发布日期：2012-10-21
    • 文件大小：25165824
    • 提供者：conlginguyingwpz

  1. 面向CPU-GPU异构并行系统的编程模型与编译优化关键技术研究

  2. 随着超大规模集成电路技术的不断进步，单芯片上集成了越来越多的晶体管， 目前已达到10亿的量级。然而，受到CMOS工艺特征尺寸的限制，芯片的主频 在达到4GHz之后继续提升的空间有限，多核并行逐渐成为提升处理器计算性能， 同时也是充分利用丰富的片上资源的主要技术途径。4-8核的通用CPU目前已 成为市场主流，而一些专用的处理器如流处理器则包含数十到数百个处理核心。 本文选取目前非常流行也极具发展潜力的一种商用流处理器体系结构——GPU （Graphics Processing Unit）展开相关

  3. 所属分类：专业指导

    • 发布日期：2013-06-08
    • 文件大小：2097152
    • 提供者：xiaoxio006

  1. 龙芯2E数据手册

  2. 龙芯2E微处理器是一款实现64位MIPS III指令集的通用RISC处理器。龙 芯2E的指令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个 全流水的功能部件中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指 令的提交还是按照程序原来的顺序，以保证精确中断和访存顺序执行。 四发射的超标量结构使得指令流水线中指令和数据相关问题十分突出，龙芯 2E采用乱序执行技术和激进的存储系统设计来提高流水线的效率。

  3. 所属分类：硬件开发

    • 发布日期：2013-11-02
    • 文件大小：586752
    • 提供者：cool_xming

  1. 龙芯2E用户手册

  2. 龙芯2E处理器是一款实现64位MIPS III指令集的通用RISC处理器。龙芯2E的指 令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件 中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原 来的顺序，以保证精确中断和访存顺序执行。 四发射的超标量结构使得指令流水线中指令和数据相关问题十分突出，龙芯2E采用 乱序执行技术和激进的存储系统设计来提高流水线的效率。

  3. 所属分类：硬件开发

    • 发布日期：2013-11-02
    • 文件大小：1048576
    • 提供者：cool_xming

  1. 采用数据流模式提高乱序执行密码芯片的安全性

  2. 采用数据流模式提高乱序执行密码芯片的安全性

  3. 所属分类：嵌入式

    • 发布日期：2017-07-09
    • 文件大小：903168
    • 提供者：qdlysports

  1. 概率论（张宇）

  2. 数学、基础，计算机科学的基础理论，求知的深入，乱序执行的关键

  3. 所属分类：讲义

    • 发布日期：2018-03-27
    • 文件大小：102760448
    • 提供者：u014454397

  1. 01 - Java并发编程与高并发解决方案笔记-基础篇

  2. 配套博客地址：https://blog.csdn.net/qq_28867949/article/details/80045280#1课程准备 详细的讲述了并发、高并发、CPU Cache、CPU多级缓存、CPU多级缓存 - 缓存一致性（MESI）、CPU多级缓存-乱序执行优化、Java内存模型（Java Memory Model，JMM）、并发的优势和风险...等等图文并茂详解

  3. 所属分类：Java

    • 发布日期：2018-04-23
    • 文件大小：2097152
    • 提供者：qq_28867949

  1. DMA技术之PCIE应用（XAPP1052注意点）

  2. DMA读的操作相对复杂，需要FPGA向主机发出读请求，主机再返回数据。FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。 一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。

  3. 所属分类：电信

    • 发布日期：2018-08-06
    • 文件大小：14336
    • 提供者：xyy174510

  1. 乱序执行文档

  2. 现在中兴事件后，我们对处理器关注度也加强不少，本文档是boom的乱序执行说明文档，欢迎下载分享。

  3. 所属分类：Linux

    • 发布日期：2018-08-21
    • 文件大小：1048576
    • 提供者：weixin_42118422

  1. C语言计算代码执行所耗CPU时钟周期

  2. 该代码受乱序执行等影响, 需要sync LARGE_INTEGER _start = { 0 }, _end = { 0 }; __asm{ rdtsc mov dword ptr [_start.LowPart], eax mov dword ptr[_start.HighPart], edx } //your code here __asm{ rdtsc mov dword ptr [_end.LowPart], eax mov dword ptr[_end.Hig

  3. 所属分类：其它

    • 发布日期：2020-12-26
    • 文件大小：29696
    • 提供者：weixin_38637998
« 12 3 4 »