注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数电实验：数字电子钟设计74HC161

  2. 用四片74161构成两个六十进制计数器，再用两片构成二十四进制计数器，就可以组合成一个电子钟。本资源 是PPT，附有详细说明。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-12
    • 文件大小：140288
    • 提供者：zhfwyc163361

  1. 数字电路课设-数字钟

  2. 1. 由晶振电路产生１HZ标准秒信号 2. 秒、分为六十进制计数器。 3. 时为二十四进制计数器。 4. 准确计时，以数字形式显示时、分、秒。 5. 具有整点报时功能，整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音(1000HZ)。 参考器件：CD4060、74LS161、74LS248J、晶振、开关、喇叭、阻容元件及门电路等。

  3. 所属分类：专业指导

    • 发布日期：2009-07-02
    • 文件大小：440320
    • 提供者：lightxiaomomo

  1. 数字电子技术课程设计报告-数字时钟与闹钟

  2. 数字电子技术课程设计报告-数字闹钟 ①由晶振电路产生1HZ标准秒信号； ②分、秒为00~59六十进制计数器； ③时为00~23二十四进制计数器； ④周显示从1~日为七进制计数器； ⑤具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ⑥整点具有报时功能

  3. 所属分类：专业指导

    • 发布日期：2009-07-08
    • 文件大小：81920
    • 提供者：huangmp

  1. 简易数字钟EDA设计

  2. 本实验要求在QuartusII开发系统中用可编程逻辑器件完成简易数字钟的EDA设计。掌握较为复杂逻辑电路的设计方法，包括十进制、六进制、二十四进制计数器的设计方法。并学习在QuartusII环境下采用层次化的设计方法输入逻辑电路。

  3. 所属分类：专业指导

    • 发布日期：2009-09-08
    • 文件大小：1048576
    • 提供者：keva4240

  1. EDA大作业--含异步清零和同步时钟的模可变计数器设计（VHDL）

  2. CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现8种不同模式的计数方式，本计数器可供选择的计数模式分别为：七进制，十二进制，二十四进制，二十八进制，三十进制，三十一进制，六十进制，三百六十五进制。

  3. 所属分类：专业指导

    • 发布日期：2009-11-09
    • 文件大小：144384
    • 提供者：hefeiyan

  1. 基于FPGA设计多功能数字钟（VHDL程序）

  2. 多功能数字钟VHDL程序 本文所设计的数字钟具有通过reset键对时、 分、 秒调整功能.该设计分为六个部分： 六进制计数器 counter6，十进制计数器 counter10 ，二十四进制计数器 counter24， 时钟模块 bclock， LED扫描显示模块 ledctrl，以及顶层设计。设计使用VHDL 语言， 程序代码如下：

  3. 所属分类：硬件开发

    • 发布日期：2010-04-12
    • 文件大小：37888
    • 提供者：ttt19880110

  1. 置数的二十四进制计数器

  2. 置数的二十四进制计数器，简单明了，可以改成两位十进制数的计数器。

  3. 所属分类：专业指导

    • 发布日期：2010-06-02
    • 文件大小：92160
    • 提供者：hope034

  1. 数字逻辑课程设计（数字钟 三人表决器 “101”序列检测器）

  2. 本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。 本人设计一个运算单元，主要用来实现三人多数表决，当三个人中通过的人数比不通过的人数多时，则通过，反之，你不通过。 本人设计一个状态机，主要用来检测所输入的序列中是否有“101”序列，设置不同的状态，输入不同的信号，从而得出次态和输出。

  3. 所属分类：嵌入式

    • 发布日期：2011-07-31
    • 文件大小：217088
    • 提供者：petters

  1. 数字时钟课程设计报告

  2. 石英晶体振荡器产生的高频信号送到分频器，分频电路将高频信号分成1Hz的方波基准信号。秒脉冲发生器产生频率稳定性很高的秒脉冲，秒脉冲被送到六十进制秒计数器计数，将计数结果送至秒的个位和秒的十位的译码器，译码结果分别由两个七段数码管以十进制数形式显示出来。当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲信号，秒十位计数器的清零信号就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器的个位计数，经译码电路译码后，数码管将显示相应的分数。当计数满5

  3. 所属分类：嵌入式

    • 发布日期：2012-06-19
    • 文件大小：1048576
    • 提供者：chu_9173

  1. EDA设计二十四进制和六十进制计数器

  2. EDA 可编程逻辑 计数器设计 程序

  3. 所属分类：其它

    • 发布日期：2012-09-12
    • 文件大小：588800
    • 提供者：fdxsweet

  1. 数字时钟（proteus仿真电路）

  2. 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 3、可手动校正时、分时间和日期值。

  3. 所属分类：嵌入式

    • 发布日期：2013-12-24
    • 文件大小：179200
    • 提供者：lcqjqrm

  1. 电子钟课程设计

  2. 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟．要求如下： （1）由晶振电路产生1Hz标准秒信号。 （2）秒、分为00-59六十进制计数器 （3）时为00-23二十四进制计数器。 （4）校正功能：能分别进行分、时的校正。只要将开关置于手动位置，可分别对分、时计数器进行快速校正。

  3. 所属分类：其它

    • 发布日期：2014-07-03
    • 文件大小：357376
    • 提供者：u011614052

  1. 数字电子时钟设计

  2. 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟．要求如下： （1）由晶振电路产生1Hz标准秒信号。 （2）秒、分为00-59六十进制计数器 （3）时为00-23二十四进制计数器。 （4）校正功能：能分别进行分、时的校正。只要将开关置于手动位置，可分别对分、时计数器进行快速校正。

  3. 所属分类：其它

    • 发布日期：2014-07-03
    • 文件大小：126976
    • 提供者：u011614052

  1. 二十四进制计数器

  2. 使用Quartus ii 软件编写的二十四进制计数器，所使用的语言为Verilog.

  3. 所属分类：专业指导

    • 发布日期：2015-10-30
    • 文件大小：399
    • 提供者：xiayeyijing

  1. 数字逻辑课程设计-数字时钟（月日时分秒）

  2. 数字逻辑课程设计-数字时钟 课程设计的三个简单要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 3、可手动校正时、分时间和日期值。 这次课程设计使用到的软件为Proteus 8 Professional，version:8.3。

  3. 所属分类：硬件开发

    • 发布日期：2017-02-21
    • 文件大小：39936
    • 提供者：wustacm

  1. 数字逻辑数字时钟原理图

  2. 题目九.数字时钟 设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 可手动校正时、分时间和日期值。

  3. 所属分类：嵌入式

    • 发布日期：2017-09-12
    • 文件大小：18432
    • 提供者：yan_less

  1. 数字时钟（数字逻辑）

  2. 数字逻辑课程设计-数字时钟 课程设计的三个简单要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 2、由电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 3、可手动校正时、分时间和日期值。 这次课程设计使用到的软件为Proteus 8 Professional

  3. 所属分类：专业指导

    • 发布日期：2017-10-21
    • 文件大小：193536
    • 提供者：abc15926321716

  1. 秒、分、时数字电子钟 六十进制秒、分计数器，二十四进制（或十二进制）计时计数器

  2. 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。 本人经过仿真实践，是个可行的方法。

  3. 所属分类：嵌入式

    • 发布日期：2008-12-09
    • 文件大小：155648
    • 提供者：qq_27127385

  1. 数字电子钟的课程设计

  2. 一 实验目的和要求………………………………………………………6 二、数字电子钟的基本工作原理…………………………………………6 三、数字电子钟的组成……………………………………………………6 　　1、振荡器………………………………………………….………….7 2、分频电路…………………………………………………………..8　　 3、计数器 ………………..…………………………………………8 (1)六十进制计数器………………………………………………..9 (2)二十四进制计数器…………………………

  3. 所属分类：专业指导

    • 发布日期：2009-04-19
    • 文件大小：152576
    • 提供者：cwlhhh

  1. 二十四进制计数器.zip

  2. 这是我们数电实验题目： 使用74ls160和74ls161设计24进制计数器即： 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器，连接成二十四 进制的计时电路。输入信号为数字脉冲信号。

  3. 所属分类：其它

    • 发布日期：2020-07-03
    • 文件大小：122880
    • 提供者：qq_43482287
« 12 3 »