注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. C++ 二叉树实数四则计算器

  2. 在以二叉树表示算术表达式的基础上，进行十进制的四则运算的计算器。实现整数浮点数的四则运算。 其中用到的堆栈，二叉树，递归，队列等数据结构方面的知识……

  3. 所属分类：C++

    • 发布日期：2009-10-14
    • 文件大小：148480
    • 提供者：wg314987127

  1. 同步二-十进制计数器的设计与实现

  2. 本人计算机组成原理的一个课程设计，属于硬件实现的同步二-十进制计数器的实现，里面包括任务书、目录等完整的文档。

  3. 所属分类：专业指导

    • 发布日期：2010-03-26
    • 文件大小：476160
    • 提供者：jaw123

  1. VB程序二、八、十、十六进制转换器

  2. 一个简易进制转换器，可以实现二、八、十、十六进制间所有可能的进制转换，并且支持十进制 负 数向二进制的转换，有详细源代码及详细设计报告，有需要的可以下了去用用...

  3. 所属分类：VB

    • 发布日期：2010-05-25
    • 文件大小：1048576
    • 提供者：mona_liuyan

  1. 置数的二十四进制计数器

  2. 置数的二十四进制计数器，简单明了，可以改成两位十进制数的计数器。

  3. 所属分类：专业指导

    • 发布日期：2010-06-02
    • 文件大小：92160
    • 提供者：hope034

  1. 二---十进制的语法分析及语义分析程序设计（LR）

  2. 二---十进制的语法分析及语义分析程序设计，基于LR文法方法，编译原理课程设计

  3. 所属分类：专业指导

    • 发布日期：2010-06-23
    • 文件大小：3072
    • 提供者：kingwu008

  1. 十进制到任意进制的转换代码

  2. 可以将十进制转换二到三十六进制，二进制 八进制 十六进制

  3. 所属分类：C/C++

    • 发布日期：2010-08-06
    • 文件大小：527
    • 提供者：n290545666

  1. 编程卓越之道:卷一/二

  2. 目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统（Numbering System） 11 2.2.1 十进制位值计数系统 11 2.2.2 进制（基数） 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制（基数为8）计数系统 18 2.3 数

  3. 所属分类：硬件开发

    • 发布日期：2010-10-10
    • 文件大小：39845888
    • 提供者：xqq524148626

  1. 根据输入的十进制数据转换成 二、八、十六进制

  2. 根据输入的十进制数据转换成 二、八、十六进制

  3. 所属分类：C/C++

    • 发布日期：2010-10-20
    • 文件大小：2048
    • 提供者：yexiufei123

  1. 十进制，二进制，十六进制之间的转换

  2. 代码转换程序的设计 （1）将十进制数转换为其对应的二进制数； （2）将二进制数转换为其对应的十进制数； （3）将十进制数转换为其对应的十六进制数。； （4）将十六进制数转换为其对应的十进制数； （5）按Q或ESC键退出系统； （6）友好的用户界面。 （提示：逐个实现，最后实现全部功能，设计中需要使用相关的DOS功能调用和BIOS调用，请查阅相关参考书。充分利用INT 10H控制显示方式和内容的显示位置。）

  3. 所属分类：iOS

    • 发布日期：2011-01-11
    • 文件大小：9216
    • 提供者：xieshengyin

  1. 十进制转二，八十六进制

  2. 简洁高效的实现十进制转换为二进制，八进制和十六进制

  3. 所属分类：C++

    • 发布日期：2011-12-08
    • 文件大小：13312
    • 提供者：yqdhotmail

  1. 十翻二运算电路设计_24

  2. 十翻二运算电路设计 一、内容摘要 关键字 ：十翻二运算、全加器、BCD码 人们在向计算机输送数据时，首先把十进制数变成二—十进制数码即 BCD 码， 运算器在接受到二一十进制数码后，必须要将它转换成二进制数才能参加运算。这 种把十进制数转换成二进制数的过程称为“十翻二”运算。 本报告主要介绍十翻二电路的设计思路，实现方法与调试过程。包括系统设计，方案比较，系统框图，单元模块分析与设计，完整电路图，电路工作原理，运行说明，调试方法与技巧，故障分析与解决方法，以及对电路的改进等。

  3. 所属分类：专业指导

    • 发布日期：2011-12-22
    • 文件大小：2097152
    • 提供者：waplys

  1. 二位十进制计数器实验报告

  2. 二位十进制计数器实验报告

  3. 所属分类：专业指导

    • 发布日期：2011-12-29
    • 文件大小：55296
    • 提供者：tuzixiaopang

  1. 二十进制数的加法【庞果网英雄会】

  2. 更多精彩：http://blog.csdn.net/xjm199 多多交流.... //start 提示：自动阅卷起始唯一标识，请勿删除或增加。 int main() { printf("%s",calculate("jaa","aa")); return 0; } //end //提示：自动阅卷结束唯一标识，请勿删除或增加。

  3. 所属分类：C

    • 发布日期：2014-01-06
    • 文件大小：13312
    • 提供者：xjm199

  1. 几个CSDN高校挑战赛的小例子

  2. 分巧克力 报数游戏 二十进制的加法 倒水 几个问题的个人实现

  3. 所属分类：Java

    • 发布日期：2014-01-16
    • 文件大小：10240
    • 提供者：u012545976

  1. 汇编程序设计 二---十进制转换

  2. 本程序用汇编语言编写，在MasmEditor 下运行成功 拷贝之后便可以运行。 本程序是本人在学习汇编程序设计课程时所编写的，现在不用了，发出来供大家一起参考讨论之用。 由于只是为了实验课的需要而编，所以程序的功能还十分简单，程序中也还存在很多问题和不足，欢迎大家给予指正。

  3. 所属分类：硬件开发

    • 发布日期：2008-10-31
    • 文件大小：5120
    • 提供者：anshangzou

  1. 二十进制加法、乘法表

  2. 二十进制的加法、乘法表，使用xlsx表格的方式保存，方便查看，有需要可以下载

  3. 所属分类：讲义

    • 发布日期：2018-05-27
    • 文件大小：15360
    • 提供者：hlp_0827

  1. 十翻二课程设计

  2. 述 人们在向计算机输送数据时，首先把十进制数变成二—十进制数码即 BCD 码， 运算器在接受到二一十进制数码后，必须要将它转换成二进制数才能参加运算。这 种把十进制数转换成二进制数的过程称为“十翻二”运算。

  3. 所属分类：讲义

    • 发布日期：2018-06-24
    • 文件大小：72704
    • 提供者：qq_42534229

  1. 基于FPGA的二-十进制转码器设计

  2. 针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比，本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs)；同时，电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns．

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：305152
    • 提供者：weixin_38581308

  1. EDA/PLD中的基于FPGA的二-十进制转码器设计

  2. 摘  要： 针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比，本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs)；同时，电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns． 　　为了实现测量数据的实时显示，电子测量系统常用到二-十进制(BCD)

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：306176
    • 提供者：weixin_38592455

  1. 基于FPGA的二-十进制转码器设计

  2. 摘  要： 针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比，本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs)；同时，电路的路径延迟也分别减少了0.7 ns、2.1 ns和8.9 ns． 　　为了实现测量数据的实时显示，电子测量系统常用到二-十进制(BCD)

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：450560
    • 提供者：weixin_38640443
« 12 3 4 5 6 7 8 9 10 ... 25 »