注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 互连时序模型与布线长度的分析

  2. 本文将进行互连时序模型与布线长度分析

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：100352
    • 提供者：weixin_38638004

  1. 高速电路设计：互连时序模型与布线长度分析

  2. 本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。为体现具体问题具体分析的原则，避免将公式当成万能公式，文中给出了MII 、RMII、RGMII和SPI的实例分析。实例分析中，结合使用公式分析和理论分析两种方法，以实例证明公式的局限性和两种方法的利弊。本文最后还基于这些实例分析，给出了SDRAM和DDR SDRAM等布线的一般性原则。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：108544
    • 提供者：weixin_38514872

  1. 高速数字电路互连时序模型与布线长度分析

  2. 绍了高速数字电路器件的通用互连时序模型，基于模型给出了时序公式。对常用高速接口MII、RMII、RGMII和SPI给出了基于公式和理论的实例分析，通过分析得出电路板设计布线长度关系。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：79872
    • 提供者：weixin_38744962

  1. 高速数字电路设计：互连时序模型与布线长度分析

  2. 般而言，对于SPI接口、MII接口、共享时钟的RMII接口或者SDRAM信号，走线应尽可能的短。对于DDR SDRAM信号以及RGMII等DDR时序的接口来说，多数情况下，组内等长确实是一种简便快速的方法。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：107520
    • 提供者：weixin_38735899

  1. (多图)高速数字电路设计：互连时序模型与布线长度分析

  2. 高速电路设计领域，关于布线有一种几乎是公理的认识，即“等长”走线，认为走线只要等长就一定满足时序需求，就不会存在时序问题。本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：70656
    • 提供者：weixin_38501206

  1. 互连时序模型与布线长度分析

  2. 高速电路设计领域，关于布线有一种几乎是公理的认识，即“等长”走线，认为走线只要等长就一定满足时序需求，就不会存在时序问题。本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：371712
    • 提供者：weixin_38622827