注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 微机课程设计

  2. 第一章（1分填空） 电子计算机的发展：电子管计算机、晶体管计算机、中小规模集成电路计算机、超大规模集成电路计算机、人工智能计算机 计算机按性能和价格分为巨型机、大型机、小型机、微型机 CPU由算术逻辑部件和控制部件两大主要部分组成，实现运算功能和控制功能。 微型计算机以微处理器为核心，由微处理器、存储器、输入输出设备和系统总线组成。 微型计算机系统以微型计算机为主体，配上系统软件和外设以后形成的。 第二章（5分填空，1个名词解释，1个简答，1个判断，1个分析） 8086从功能上分为两部分：总线

  3. 所属分类：专业指导

    • 发布日期：2004-10-15
    • 文件大小：184320
    • 提供者：xxgcdzjs

  1. 学会VHDL电子设计流程 4位乘法器的设计

  2. 一、实训目的 1学会LOOP语句的使用 2熟悉库及程序包的内容 二、实训原理 四位二进制乘法采用移位相加的方法。即用乘数的各位数码，从高位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次得到的部分积左移一位并与第二次得到的部分积相加，将加得的和左移一位再与第三次得到的部分积相加，再将相加的结果左移一位与第四次得到的部分积相加，直到所的部分积都被加过一次

  3. 所属分类：专业指导

    • 发布日期：2009-11-03
    • 文件大小：22528
    • 提供者：zhangyuegen

  1. VHDL精品实验（从与或非门电路到简单CPU）

  2. 英文版的，从低到高难度的一系列好实验。先从基本的与或非门电路开始做起，做计数器，定时器，加法器，从一位到多位。一步一步的最后完成一个简单的CPU。

  3. 所属分类：专业指导

    • 发布日期：2010-04-21
    • 文件大小：791552
    • 提供者：chuang608

  1. 带控制端口的加法器 vhdl

  2. 带控制端口的加法器 vhdl请注意: 第1例到第6例的源描述都是从第8例的程序包中 提取出来的,不能单独编译,这些例子的编译与 模拟请参考第8例.

  3. 所属分类：专业指导

    • 发布日期：2010-05-21
    • 文件大小：22528
    • 提供者：hejiaqiang301

  1. Verilog的135个经典设计实例

  2. Verilog的135个经典设计实例 从加法器开始的基础实例

  3. 所属分类：专业指导

    • 发布日期：2011-02-23
    • 文件大小：151552
    • 提供者：guoyinghong

  1. 从零学习EDA编程

  2. 学习EDA编程的必备资料，包含讲义、源代码，涵盖从加法器到交通信号灯的设计。

  3. 所属分类：嵌入式

    • 发布日期：2014-10-23
    • 文件大小：17825792
    • 提供者：fanxingrong

  1. 实验1MFC基本应用程序

  2. 1.创建一个控制台应用程序，实现学生信息的管理。 步骤： （1）首先定义一个学生类(Student)，学生的属性是学号、姓名、性别、年龄、政治面貌；成员函数包括学生信息的增加、删除、修改、按学号查找。其中学生类的定义放在Student.h文件中，其成员函数的实现放在Student.cpp文件中。 （2）添加一个源文件main.cpp，用来调用学生信息的增、删、改、查功能，从面实现学生信息的管理。 2：实现一个简单的加法器

  3. 所属分类：C++

    • 发布日期：2017-12-08
    • 文件大小：468992
    • 提供者：july07070707

  1. VHDL设计实例100

  2. 共100例，每例均有源程序及仿真说明。运行环境，modelsim 或xilinx_ise.

  3. 所属分类：嵌入式

    • 发布日期：2008-12-31
    • 文件大小：320512
    • 提供者：hwangsong58

  1. 16位行波加法器

  2. 16位行波加法器，存在bug，从modelsim仿真看出。

  3. 所属分类：其它

    • 发布日期：2018-03-17
    • 文件大小：3145728
    • 提供者：u012135070

  1. 加法器+移相器.jpg

  2. 只是对网上知识的一点总结，图片大多来自网络 本文对移相器和加法器从简单到复杂 包含了，信号加法器，信号移相的两大部分 具体的话，有一点模拟电路的基础最好 能够更好的理解 然后，还有的话就是，自己维权意识比较薄弱 如果有用到某位作者的图片 请联系，我将撤回 但是本文仅供学习

  3. 所属分类：电信

    • 发布日期：2020-07-19
    • 文件大小：110592
    • 提供者：weixin_45145961

  1. 模拟技术中的一种运算放大器组成加法器的设计

  2. 运算放大器（常简称为"运放"）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名"运算放大器",此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。运放的种类繁多，广泛应用于几乎所有的行业当中。     运算放大器的电路结构有三种主要形式。一是单端输入、单端输出，斩波稳定式直流放大器等采取这种形式

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：107520
    • 提供者：weixin_38728555

  1. 等价型PG逻辑及其在加法器设计中的应用

  2. 在全加器设计中运用PG逻辑是非常普遍的，本文在设计和研究全加器时，根据现有的PG逻辑公式推导出了一种新的逻辑公式，并论证了两者之间的等价关系。这一新的公式能够指导全加器设计中的连线方式，灵活更改连线策略。本文将从基本原理开始逐步引出该公式，对其进行论证，并应用于全加器设计中。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：258048
    • 提供者：weixin_38678773

  1. 模拟技术中的等价型PG逻辑及其在加法器设计中的应用

  2. 摘 要：全加器实现的基本原理是基于进位传播和进位产生的PG逻辑。根据现有的PG逻辑计算公式，本文推导出一种新的等价型逻辑表达式，并验证了其正确性。将该等价型逻辑表达式用于全加器的设计中，能够改变原有的全加器结构，并改变布线通道的连线数目和连线方式。原文位置 　　关键词：全加器;PG逻辑;连线;负载原文位置 　　引言原文位置 　　在全加器设计中运用PG逻辑是非常普遍的，本文在设计和研究全加器时，根据现有的PG逻辑公式推导出了一种新的逻辑公式，并论证了两者之间的等价关系。这一新的公式能够

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：209920
    • 提供者：weixin_38729607

  1. 嵌入式系统/ARM技术中的一款32位嵌入式CPU的定点加法器设计

  2. 摘要：根据一块32位嵌入式CPU的400MHz主频的要求，结合该CPU五级流水线结构，并借鉴各种算法成熟的加法器，提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案，为后续浮点加法器的设计提供了很好的铺垫。 关键词：借鉴 改进 定点 加法器从CPU的指令执行频率上看，算术逻辑单元、程序计数器、协处理器是CPU中使用频率最多的模块，而加法器正是这些模块的核心部件，几乎所有的关键路径都与之有关，因而设计一种通用于这些模块的加法器是整个CPU设计中关键的一步。为此

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：83968
    • 提供者：weixin_38680764

  1. 嵌入式系统/ARM技术中的一款32位嵌入式CPU的定点加法器设

  2. 从CPU的指令执行频率上看，算术逻辑单元、程序计数器、协处理器是CPU中使用频率最多的模块，而加法器正是这些模块的核心部件，几乎所有的关键路径都与之有关，因而设计一种通用于这些模块的加法器是整个CPU设计中关键的一步。为此，笔者根据32位CPU的400MHz主频的要求，结合CPU流水线结构，借鉴各种算法成熟的加法器，提出一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案。        1 设计思想       对于高性能CPU中使用的加法器，速度显然是第一位的，所以考

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：272384
    • 提供者：weixin_38727453

  1. C#创建简单windows窗体应用（加法器）

  2. 用C#创建一个简单的windows窗体应用，供大家参考，具体内容如下 编译环境，本人用的VS2013。 打开vs2013，新建项目 选择C#，创建windows窗体应用   自定义名称及存储位置 创建完成之后界面 从工具箱中添加控件 找不到工具箱在哪的可能在这里 我们这次要做的是一个加法器首先在加法器上添加好所需要的控件： Button Label TextBox 之后排成自己想要的样子 调整控件属性 单击自己要调整的控件，在vs的右下角会有一个属性窗口，调整属性窗口中外观一栏的

  3. 所属分类：其它

    • 发布日期：2020-12-26
    • 文件大小：405504
    • 提供者：weixin_38551046

  1. 可逆“ ZS”系列门和可逆阵列乘法器的晶体管实现

  2. 为了减少文献中出现的经典可逆全加器中的冗余托夫利门和线交叉，本文提出了一种弗雷德金门的重构结构，称为RF门，相应的量子等效实现和基于本文还设计了CMOS技术和该门的传输晶体管。 借助RF门和基本可逆门（包括NOT门，CNOT门和Toffoli门），我们设计了称为“ ZS”系列门的新型4 x 4可逆门及其相应的电子电路结构。 提出的“ ZS”系列门具有通过单个门在两个有符号数之间以较低功耗进行可逆加法运算的能力。 同时，作为“ ZS”系列门的一种应用，本文还设计了可逆阵列乘法器，以实现有符号乘法。

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：1048576
    • 提供者：weixin_38514805

  1. React加法器-源码

  2. 该项目是通过。 可用脚本 在项目目录中，可以运行： yarn start 在开发模式下运行应用程序。 打开在浏览器中查看。 如果进行编辑，页面将重新加载。 您还将在控制台中看到任何棉绒错误。 yarn test 在交互式监视模式下启动测试运行程序。 有关更多信息，请参见关于的部分。 yarn build 构建生产到应用程序build文件夹。 它在生产模式下正确捆绑了React，并优化了构建以获得最佳性能。 最小化构建，文件名包含哈希。 您的应用已准备好进行部署！ 有关更多信息，请参见

  3. 所属分类：其它

    • 发布日期：2021-02-12
    • 文件大小：123904
    • 提供者：weixin_42134038

  1. 一种运算放大器组成加法器的设计

  2. 运算放大器（常简称为"运放"）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名"运算放大器",此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。运放的种类繁多，广泛应用于几乎所有的行业当中。     运算放大器的电路结构有三种主要形式。一是单端输入、单端输出，斩波稳定式直流放大器等采取这种形式

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：139264
    • 提供者：weixin_38690545

  1. 三极管和二极管组成的逻辑门电路，再制作一个加法器

  2. 前面转载了一篇国外牛人手工CPU的文章（强DIY,手工CPU）有朋友蠢蠢欲动准备从三极管这个层面开始动手组装。 　　鉴于简化电路的需要 ，整理了一套用三极管、二极管、电阻组成的逻辑门电路，可实现2输入或3输入的AND，OR，NAND，NOR，EXOR操作。 　　   　　为了便于记忆，我们把上面的每个电路用一个符号来代替 　　 　　有了这套东西作为基础，我们可以进行下一步更深入的探讨，可以从做一个加法器入手。 　　一个简单的二进制加法如下：

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：223232
    • 提供者：weixin_38735899
« 12 3 4 »