针对高保真FLAC音频播放系统中软件解码效率低下、占用系统资源大的问题，提出一种基于FPGA的FLAC音频硬解码的设计方案。分析了FLAC音频基本编解码原理，并详细介绍了基于现场可编程门阵列(FPGA)器件的FLAC解码器各模块的设计思想和实现。利用Verilog语言在Quartus II 的开发环境中进行设计输入与仿真验证。实验测试结果表明，该FLAC解码器设计灵活、工作稳定可靠、解码效率高，可作为IP核应用于不同SoC的无损音频播放系统中。
l 引 言
通常进行单片机的实验或开发时，传统的并行编程方法中，编程器是必不可少的。仿真、调试完的程序需要借助编程器烧到单片机内部或外接的程序存储器中。在开发过程中，程序每改动一次就要拔下电路板上的芯片，编程后再插上。随着计算机技术的发展，许多公司推出了带有片内FLASH存储器的MCU，FLASH存储器具有电可擦除、无需后备电源保护数据、可在线编程等特点。在线编程目前有两种实现方法：在线系统编程(ISP)和在线应用编程(IAP)。ISP一般是通过单片机专用的串行编程接口对单片机内部的FL
