注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA技术多功能数字钟系统的设计

  2. 本设计为通过EDA仿真软件MAX+PLUSII设计一个多功能数字钟，并下载到硬件中实现。本系统的设计电路由计时电路、动态显示电路、闹钟电路、控制电路、显示电路等部分组成。本系统采用动态显示的原理在数码管上显示12小时计时的时刻，具有清零、保持、校时、报时的功能，并在此基础上增加了闹铃、秒表、12小时制计时、A/P显示等功能。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-15
    • 文件大小：521216
    • 提供者：liujilong8

  1. 基于FPGA的数字钟设计报告

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用QuartusII软件进行电路波形仿真，下载到EDA实验箱进行验证。该设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH

  3. 所属分类：硬件开发

    • 发布日期：2009-06-10
    • 文件大小：540672
    • 提供者：shiyun123

  1. 8位数字钟设计和PROTEUS仿真电路

  2. 8位数字钟设计，可以显示时，分，秒。还可以校时，校分，校秒。里面有完整的汇编程序各C语言程序。还有PROTEUS仿真电路图，有很大的实用和参考价值！！！！！！！

  3. 所属分类：嵌入式

    • 发布日期：2009-06-14
    • 文件大小：65536
    • 提供者：kk_tt

  1. VHDL语言数字钟（含秒表）设计

  2. 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-17
    • 文件大小：187392
    • 提供者：engsl3400

  1. 数字钟Verilog设计

  2. 数字钟 Verilog 硬件语言设计 包括设时，定时，闹铃等功能 可在quartus II仿真实现。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-27
    • 文件大小：35840
    • 提供者：biyonggang

  1. 数字电路课程设计之多功能数字钟的设计

  2. 一个很好的数字钟报告，详细介绍了数字钟的设计及仿真，最后还有心得体会，参考文献，一应俱全！

  3. 所属分类：嵌入式

    • 发布日期：2009-07-01
    • 文件大小：53248
    • 提供者：ring2009512

  1. VHDL语言编写数字钟

  2. 用VHDL语言编写的简单的数字钟，程序都是调试过的，有若干用quartus 2做的波形仿真图，资源分高了些，因为是自己亲手做的啊。谢谢大家的支持。

  3. 所属分类：嵌入式

  1. 电子技术课程设计——数字钟的设计与制作

  2. 课程设计题目：数字钟的设计与制作 （一）设计指标： 1．显示时、分、秒。采用24小时制。 2．制作、调试出一个具有直流电源、简易信号源及用来计“时”“分”“秒”的数字钟系统。并按照直流电源、简易信号源、及“秒”、“分”进位和“时”循环进位是否正常给予不同记分。 3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 （二）具体要求： 1．设计方案的论证和选择 （1）、方案提出 *查阅资料确定数字钟的电路框图。 * 提出两种以上数字

  3. 所属分类：嵌入式

    • 发布日期：2009-07-08
    • 文件大小：2097152
    • 提供者：yemao7758

  1. 单片机数字钟protues仿真

  2. 本资料是用c语言写的基于单片机的数字钟，并附上protues仿真验证

  3. 所属分类：硬件开发

    • 发布日期：2009-07-28
    • 文件大小：48128
    • 提供者：yangxiaoyu1987

  1. 给予VHDL的多功能数字钟设计

  2. 一个很好的多功能数字钟设计，包括年月日以及时分秒 ，已经仿真验证过！

  3. 所属分类：嵌入式

    • 发布日期：2009-09-17
    • 文件大小：550912
    • 提供者：afei8856

  1. 数字钟仿真图（ISIS 7 Professional）

  2. 电子课程设计中制作数字钟，现在电脑上仿真出设计方案。本资源基于ISIS 7 Professional仿真的电子线路图，效果好。

  3. 所属分类：嵌入式

    • 发布日期：2009-09-24
    • 文件大小：726016
    • 提供者：xfyk2010

  1. 基于Multisim10电子数字钟的设计与仿真

  2. 数字钟能经振荡器、计数器、译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来，并且需要校正电路使其准确工作，还可以有定时和报时功能。研究数字钟及扩大其应用，有着非常现实的意义。本文在Multisim基础上设计的数字钟，是由数字集成电路构成、用数码管显示。（原电路图是从此网下载的 需要的话可从此网下载）

  3. 所属分类：嵌入式

    • 发布日期：2009-09-30
    • 文件大小：587776
    • 提供者：lollycandy

  1. 基于AT89S52单片机数码管显示数字钟（含proteus仿真）

  2. 基于AT89S52单片机数码管显示数字钟（含proteus仿真） 转载请标明出处，并保持代码完整。

  3. 所属分类：硬件开发

    • 发布日期：2009-10-06
    • 文件大小：52224
    • 提供者：whlgdx

  1. 数字钟（C语言，proteus）

  2. C语言编写的数字钟，还含有proteus仿真电路！

  3. 所属分类：C

    • 发布日期：2009-10-18
    • 文件大小：52224
    • 提供者：Gallen0105

  1. 纯硬件数字钟的Protus仿真

  2. 纯硬件数字钟纯硬件数字钟纯硬件数字钟纯硬件数字钟纯硬件数字钟

  3. 所属分类：嵌入式

    • 发布日期：2009-12-12
    • 文件大小：43008
    • 提供者：csc000csc

  1. multisim 仿真数字钟已验收

  2. multisim 仿真数字钟已验收

  3. 所属分类：其它

    • 发布日期：2013-07-10
    • 文件大小：2097152
    • 提供者：a584280706

  1. Multisim仿真—数字钟的设计

  2. 有助于初学者设计数字钟，应用于 Multisim仿真。较详细。

  3. 所属分类：专业指导

    • 发布日期：2014-05-31
    • 文件大小：2097152
    • 提供者：baidu_16010153

  1. Multisim仿真—数字钟的设计

  2. Multisim仿真—数字钟的设计说明： 后期将为同学们提供在面包板上插接实际电路的机会，但实验室只能提供555、74LS161、4511、7400、7404、SEVEN_SEG_COM这些元器件，所以必须按上述元器件设计完整的时、分、秒电路

  3. 所属分类：其它

    • 发布日期：2014-06-15
    • 文件大小：2097152
    • 提供者：baidu_16554271

  1. proteus 数字钟的设计与仿真

  2. proteus设计与仿真 数字钟的设计本次数字时钟电路采用AT89C52单片机作为控制核心，使用按钮设计控制电路，结合DS18B20传感器、LMO16L液晶显示模块和排阻实现时、分、秒、温度的显示，采用扬声器实现闹钟功能。硬件电路设计主要包括中央处理单元电路、键盘扫描电路以及闹钟电路。软件程序设计则采用汇编语言实现。本设计实现了显示时间、调整时间、闹钟定时等功能，达到了设计的要求和目的。并在Proteus软件上进行了仿真和调试

  3. 所属分类：3G/移动开发

    • 发布日期：2018-01-11
    • 文件大小：199680
    • 提供者：qq_41606781

  1. 基于multisim 数电仿真-数字钟

  2. 一、 简要说明： 利用数字电路的理论和知识进行设计，一般应具有时分秒计时功能，同时 可以进行时间的调整；定点报时等。 二、 设计任务和基本要求： 设计数字式电子钟，基本要求如下： 1、 设计一个时分秒计数器，并具有译码显示。其中时为 24 进制，分秒为 60 进制。 2、 设计一个电路实现时、分、秒校准功能。 3、 设计一个电路实现整点报时功能，要求报时声响四低一高，高低音用不 同频率的脉冲信号区分。报时声响持续一秒，间隔一秒，最后一响结 束为整点。 三、 发挥要求： 1、 专门设计一个秒脉

  3. 所属分类：嵌入式

    • 发布日期：2020-12-07
    • 文件大小：12582912
    • 提供者：v587long
« 12 3 4 5 6 7 8 9 10 ... 16 »