注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 语音识别系统的设计_FPGA验证及其物理实现.nh

  2. 完整的语音识别设计过程和验证过程 语音识别在非接触式控制系统中有着广泛应用。传统的基于PC机的语音识别系统 由于其体积大，耗电性大，成本高等缺点，应用得到限制。为了弥补这些缺点，本文完 成了一款特定人孤立词语音识别专用芯片的设计。主要工作包括以下几个方面: 首先，对语音识别算法进行研究，在保证识别率的基础上对语音识别算法进行优化， 使得该系统更易进行硬件实现。在此基础上，对该语音识别系统进行硬件模块划分和接 口定义，编写部分模块的RTL代码，并对整体代码进行系统整合和仿真调试，完成了语 音识别

  3. 所属分类：嵌入式

    • 发布日期：2011-05-04
    • 文件大小：10485760
    • 提供者：huaraoran

  1. 高级FPGA设计 结构、实现和优化

  2. 本书主要讲解了fpga设计、方法和实现。这本书略去了不太必要的理论、推测未来的技术、过时工艺的细节，用简明、扼要的方式描述fpga中的关键技术。主要内容包括：设计速度高、体积小、功耗低的体系结构方法，时钟区域，实现数学函数，浮点单元，复位电路，仿真，综合优化，布图，静态时序分析等。. 　　本书把多年推广到诸多公司和工程师团队的经验以及由白皮书和应用要点汇集的许多知识进行浓缩，可以帮助读者成为高级的fpga设计者。.. 　　本书以fpga设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供

  3. 所属分类：硬件开发

    • 发布日期：2013-05-21
    • 文件大小：40894464
    • 提供者：letreetreele

  1. Radix-8复数除法器的设计与实现

  2. ：设计了一种高性能、低功耗的Radix-8时序复数除法器．该复数除法器采用了逐位递归算法 和操作数预变换技术，并在传统结构的基础上，选用冗余形式保留预校正变量，节省了超长进位加 法器的使用，缩短了关键路径的延时．设计还通过实部和虚部商位的合并以及基于6输入查找表结 构的硬件优化，提高了乘加逻辑单元的资源利用率．Stratix-II型现场可编程逻辑器件仿真验证表 明，与使用超长进位加法器的传统结构相比，所设计的复数除法器的速度提高了44％，硬件资源减 少了31％．

  3. 所属分类：专业指导

    • 发布日期：2013-11-14
    • 文件大小：476160
    • 提供者：wb2009_happy

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2097152
    • 提供者：drjiachen

  1. DSP+FPGA平台功耗管理的研究与实现.pdf

  2. 随着电子技术的发展，人们对于电子产品的性能以及可靠性需求也日渐增 长，其中电子产品的寿命问题，也被越来越多的人所关注。然而电子产品的寿 命与集成电路的温度密切相关，温度升高，寿命相对降低。降低集成电路的功 耗可以有效的控制系统的温度，从而延长电子产品的寿命。因此，功耗成为集 成电路设计中一个十分关键的问题，而低功耗设计已逐渐成为集成电路设计中 重要的研究方向。 本文主要对原有的 DSP+FPGA 平台进行功耗的分析，综合平台本身工作特 点以及现有的功耗优化手段，本文重点采用系统级的

  3. 所属分类：专业指导

    • 发布日期：2020-01-27
    • 文件大小：3145728
    • 提供者：drjiachen

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. FPGA的功耗概念与低功耗设计研究

  2. 通过本文的分析，了解了FPGA功率损耗的相关原理和影响功耗的相关因素。设计者通过优化自己的设计和注意某些具体情况，可以在FPGA设计中实现低功耗。通过一款具体的FPGA产品了解其低功耗的解决方式，为设计提供了指导。FPGA均可在相应的操作环境下进行仿真，从而了解功耗的具体使用情况，针对相应的情况进行修改。另外，还可采用优化的算法来减少多余和无意义的开关活动，来实现低功耗的解决方案。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：111616
    • 提供者：weixin_38644097

  1. 一种低功耗FPGA技术的设计和实现

  2. 一、前言 　　现在，有许多单片机应用领域，都是用电池供电，节能成为设计工程师普遍关心的问题。希望大家就这方面展开讨论。以下提供一些讨论的方向： 　　1、如何降低系统功耗？（软件？硬件？） 　　2、各位在这方面有何经验教训？（可以拿出来与大家分享） 　　3、各种芯片的功耗比较？ 　　4、SLEEP模式应用的注意事项？ 　　5、一些新型的节能器件的介绍？ 　　6、其它与低功耗设计相关的话题？…… 　　FPGA在各种电路设计中广泛应用，如何对FPGA系统进行低功耗优化成为一个重要的现实问题。从最早的F

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：168960
    • 提供者：weixin_38697471

  1. 实现具功耗意识设计的关键

  2. 随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长，系统必须采用能延长电池寿命的功耗较低的半导体器件。为响应这一需求，整个半导体行业一直努力提供高能效的芯片和系统。然而，如果具功耗意识(power-cONscious)的设计人员不能在设计中进一步降低功耗，仅有这些低功耗器件并不够。越来越多设计人员需要功能齐备、使用方便的开发工具套件，经过优化以确定功耗源和降低功耗，并能最大限度地提高资源利用率，以及提高性能。有了先进的布局布线方法和功耗分析功能，设计人员就能更有效地查找功耗源，并实现最

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：77824
    • 提供者：weixin_38558655

  1. 使用 ISE 设计工具优化 FPGA 的功耗

  2. 自从 Xilinx 推出 FPGA 二十多年来，研发工作大大提高了 FPGA 的速度和面积效率，缩小了 FPGA 与 ASIC 之间的差距，使 FPGA 成为实现数字电路的优选平台。今天，功耗日益成为 FPGA 供应商及其客户关注的问题。降低 FPGA 功耗是缩减封装和散热成本、提高器件可靠性以及打开移动电子设备等新兴市场之门的关键。Xilinx 在提供低功耗 FPGA 解决方案方面一马当先。本文说明如何应用计算机辅助设计 (CAD) 技术，如 Xilinx? ISE? 9.2i 软件中采纳的技

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：116736
    • 提供者：weixin_38514872

  1. EDA/PLD中的实现具功耗意识设计的关键

  2. 随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长，系统必须采用能延长电池寿命的功耗较低的半导体器件。为响应这一需求，整个半导体行业一直努力提供高能效的芯片和系统。然而，如果具功耗意识 (power-conscious) 的设计人员不能在设计中进一步降低功耗，仅有这些低功耗器件并不够。 　　越来越多设计人员需要功能齐备、使用方便的开发工具套件，经过优化以确定功耗源和降低功耗，并能最大限度地提高资源利用率，以及提高性能。有了先进的布局布线方法和功耗分析功能，设计人员就能更有效地查找功耗

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：80896
    • 提供者：weixin_38638309

  1. EDA/PLD中的针对现场可编程门阵列 （FPGA）的Libero IDE 8.4（Actel）

  2. Actel公司宣布其Libero:registered: 集成开发环境 (IDE) 增添全新的功耗优化和增强的设计创建功能。全新的Libero IDE 8.4针对基于 Flash的IGLOO:registered:、IGLOO PLUS和 ProASIC:registered:3L现场可编程门阵列 (FPGA)，提供由1.14V至 1.575V的FPGA内核工作电压范围，为设计人员提供额外的内核电压选择，以实现更低的功耗。新版本Libero IDE改进了SmartPower功耗分析工具，便于比较

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：62464
    • 提供者：weixin_38582909

  1. EDA/PLD中的Xilinx 发布大容量的领域优化FPGA 器件

  2. 面对市场对更大带宽的需求呈现的指数型增长态势，电子设备制造商在提升系统性能、产品更快上市方面面临越来越大的压力。为此，赛灵思公司（Xilinx, Inc. 宣布开始批量供应 Virtex?-5 SX240T 和 FX200T 两款器件，同时还新推出了 Virtex-5 TXT FPGA 平台，旨在帮助高性能系统的架构和设计人员实现高性能、低功耗以及产品尽快推向市场等方面的目标。基于业界领先的高性能 Virtex-5 FPGA 架构，这些器件为客户提供了性能最高的可配置 DSP 平台、唯一嵌入 P

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：61440
    • 提供者：weixin_38548434

  1. EDA/PLD中的使用ISE设计工具优化FPGA的功耗

  2. 从Xilinx公司推出FPGA二十多年来，研发工作大大提高了FPGA的速度和面积效率，缩小了FPGA与ASIC之间的差距，使FPGA成为实现数字电路的优选平台。今天，功耗日益成为FPGA供应商及其客户关注的问题。　　降低FPGA功耗是降低封装和散热成本、提高器件可靠性以及打开移动电子设备等新兴市场之门的关键。　　Xilinx在提供低功耗FPGA解决方案方面较有经验。本文说明如何应用计算机辅助设计(CAD)技术，如Xilinx ISE(集成软件环境)9.2i版本软件使功能有效降低。　　CMOS电路

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：106496
    • 提供者：weixin_38717359

  1. EDA/PLD中的Actel 全新ProASIC3L系列FPGA均衡功耗与成本

  2. Actel公司为了进一步扩展其低功耗可编程解决方案组合，于1月7日为设计者引入高性能低功耗ProASIC3L系列的FPGA。与上一代ProASIC3 FPGA相比动态功耗降低了40%，静态功耗降低了91%，新款基于Flash的系列以降动态降低功耗与高达350 MHz的运算相结合。因此，如工业、医疗和科学等高性能市场设计者如今可以获取灵活的特性丰富的解决方案，从而可以提供高速，低功耗和低成本。ProASIC3L系列还支持基于FPGA优化的32-bit ARM Cortex-M1处理器的自由实现，使

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：46080
    • 提供者：weixin_38517095

  1. 优化FPGA功耗的设计和实现

  2. 为设计寻找“完美”FPGA 的重要性日渐升级，其中功耗已成为主要考虑因素。功耗管理在大部分应用中都非常关键。某些标准已为单卡或者单个系统设定了功耗上限。鉴于此，设计人员必须在设计过程中更早地对功耗问题加以考虑，一般来说应该从选择 FPGA 开始。减少 FPGA 的功耗可以降低供电电压，简化电源设计和散热管理，降低对电源分配面的要求，从而简化电路板设计。低功耗还可以延长电池寿命，提高系统的可靠性（运行温度较低的系统寿命更长）。功耗挑战伴随每一代工艺技术的问世，晶体管的尺寸可依照摩尔定律不断缩小。但

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：390144
    • 提供者：weixin_38656064

  1. 使用ISE设计工具优化FPGA的功耗

  2. 从Xilinx公司推出FPGA二十多年来，研发工作大大提高了FPGA的速度和面积效率，缩小了FPGA与ASIC之间的差距，使FPGA成为实现数字电路的优选平台。今天，功耗日益成为FPGA供应商及其客户关注的问题。　　降低FPGA功耗是降低封装和散热成本、提高器件可靠性以及打开移动电子设备等新兴市场之门的关键。　　Xilinx在提供低功耗FPGA解决方案方面较有经验。本文说明如何应用计算机辅助设计(CAD)技术，如Xilinx ISE(集成软件环境)9.2i版本软件使功能有效降低。　　CMOS电路

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：104448
    • 提供者：weixin_38668225

  1. 针对现场可编程门阵列 （FPGA）的Libero IDE 8.4（Actel）

  2. Actel公司宣布其Libero:registered: 集成开发环境 (IDE) 增添全新的功耗优化和增强的设计创建功能。全新的Libero IDE 8.4针对基于 Flash的IGLOO:registered:、IGLOO PLUS和 ProASIC:registered:3L现场可编程门阵列 (FPGA)，提供由1.14V至 1.575V的FPGA内核工作电压范围，为设计人员提供额外的内核电压选择，以实现更低的功耗。新版本Libero IDE改进了SmartPower功耗分析工具，便于比较

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：61440
    • 提供者：weixin_38698433

  1. Xilinx 发布大容量的领域优化FPGA 器件

  2. 面对市场对更大带宽的需求呈现的指数型增长态势，电子设备制造商在提升系统性能、产品更快上市方面面临越来越大的压力。为此，赛灵思公司（Xilinx, Inc. 宣布开始批量供应 Virtex?-5 SX240T 和 FX200T 两款器件，同时还新推出了 Virtex-5 TXT FPGA 平台，旨在帮助高性能系统的架构和设计人员实现高性能、低功耗以及产品尽快推向市场等方面的目标。基于业界的高性能 Virtex-5 FPGA 架构，这些器件为客户提供了性能的可配置 DSP 平台、嵌入 PowerPC

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：59392
    • 提供者：weixin_38647925

  1. 实现具功耗意识设计的关键

  2. 随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长，系统必须采用能延长电池寿命的功耗较低的半导体器件。为响应这一需求，整个半导体行业一直努力提供高能效的芯片和系统。然而，如果具功耗意识 (power-conscious) 的设计人员不能在设计中进一步降低功耗，仅有这些低功耗器件并不够。 　　越来越多设计人员需要功能齐备、使用方便的开发工具套件，经过优化以确定功耗源和降低功耗，并能限度地提高资源利用率，以及提高性能。有了先进的布局布线方法和功耗分析功能，设计人员就能更有效地查找功耗源，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：76800
    • 提供者：weixin_38720756
« 12 3 4 »