高速设计往往易被忽视或者相当重要。系统电路板布局已成为设计本身的一个主要组成部分，因此，我们必须了解影响高速信号链路设计性能的机制。 　　尽管身为工程师，但我们也很可能"制造"较多麻烦。因此，切忌过分挑剔而使CAD工程师陷入设计困境，这并不能给性能带来任何改善。 　　不要忘记裸露焊盘 　　裸露焊盘有时会被忽视，而它对充分发挥信号链路性能和帮助器件散热却非常重要。裸露焊盘在ADI公司我们通常称之为引脚0,是目前大多数器件下方的焊盘。它是一个重要的接点，一般芯片的所有内部接地都是通过它而连接到

高速设计往往易被忽视或者相当重要。系统电路板布局已成为设计本身的一个主要组成部分，因此，我们必须了解影响高速信号链路设计性能的机制。尽管身为工程师，但我们也很可能“制造”较多麻烦。因此，切忌过分挑剔而使CAD工程师陷入设计困境，这并不能给性能带来任何改善。

高速设计往往易被忽视或者相当重要。系统电路板布局已成为设计本身的一个主要组成部分，因此，我们必须了解影响高速信号链路设计性能的机制。 　　尽管身为工程师，但我们也很可能"制造"较多麻烦。因此，切忌过分挑剔而使CAD工程师陷入设计困境，这并不能给性能带来任何改善。 　　不要忘记裸露焊盘 　　裸露焊盘有时会被忽视，而它对充分发挥信号链路性能和帮助器件散热却非常重要。裸露焊盘在ADI公司我们通常称之为引脚0,是目前大多数器件下方的焊盘。它是一个重要的接点，一般芯片的所有内部接地都是通过它而连接到