前言:对于高集成的数字逻辑电路来讲，千百万的晶体管单纯靠手工的话，似乎不太可能！何况BOSS们还要考虑产品的RD周期和人力成本！EDA的诞生，减轻了工作量，加快了效率和正确率。从电路设计到虚拟工厂仿真，无不为现代集成电路的发展增加了动力。对IC Layout而言，AP&R工具也把layout engineer从繁重的工作中拯救了出来。模拟电路layout现在还是要依靠手工方式，主要是因为模拟电路的不确定性所造成的。以后的layout engineer的发展，也许就是这两个方面了：手工绘制anal