注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于锁相环的数字位同步器

  2. 给出锁相环实现位同步器的verilogHDL完整代码

  3. 所属分类：专业指导

    • 发布日期：2009-07-31
    • 文件大小：2048
    • 提供者：tanfan3

  1. 窄带滤波_单片锁相环的位同步提取电路

  2. 详细介绍了位同步信号提取电路的设计，很有价值哦！期待您的青睐！

  3. 所属分类：专业指导

    • 发布日期：2009-12-23
    • 文件大小：154624
    • 提供者：jixuanbing

  1. 通信位同步的verilog代码，很有参考意义

  2. 无线通信位同步的verilog代码，很有参考意义

  3. 所属分类：专业指导

    • 发布日期：2010-03-22
    • 文件大小：2048
    • 提供者：ljdfj2000

  1. Π／4-DQPSK快速位同步捕获和跟踪算法.PDF

  2. Π／4-DQPSK快速位同步捕获和跟踪算法.PDF

  3. 所属分类：其它

    • 发布日期：2010-03-26
    • 文件大小：215040
    • 提供者：yangss345

  1. 通信调制解调位同步GAD算法

  2. 位同步的有关算法,适合数字锁相环,通过添加和扣除同步信息来实现

  3. 所属分类：其它

    • 发布日期：2010-05-14
    • 文件大小：3072
    • 提供者：hwa123

  1. 利用CPLD进行位同步提取

  2. 使用锁相环同步的方法来实现位同步时钟信号提取，主要由过零提取、鉴相器、脉冲形成、脉冲加减控制和分频器几个部分组成。输入的非归零二进制码元经过零提取后送入鉴相器，鉴相器对过零提取后的输出码元q1的相位与位同步提取后输出信号clkout的相位进行比较，当位同步提取输出信号clkout的相位超前时输出一个减脉冲信号dec，滞后时输出一个加脉冲信号inc，然后送入脉冲加减控制器，脉冲加减控制器根据鉴相器的输出信号inc和dec来控制对输入的两路时钟脉冲信号p1和p2的打开与关闭，p1和p2是由脉冲形成

  3. 所属分类：专业指导

    • 发布日期：2010-08-11
    • 文件大小：250880
    • 提供者：fan66fan

  1. 基于FPGA的新型位同步时钟提取方案的设计

  2. 基于FPGA的新型位同步时钟提取方案的设计

  3. 所属分类：硬件开发

    • 发布日期：2011-09-14
    • 文件大小：171008
    • 提供者：adangxun

  1. 基于fpga的ppm位同步verilog代码

  2. 基于fpga的ppm位同步verilog代码 采用锁相环同步 分为4部分，清晰明了，高频时钟为8倍频

  3. 所属分类：其它

    • 发布日期：2011-12-07
    • 文件大小：3072
    • 提供者：assassin51

  1. 基于MATLAB的基带传输位同步信号提取

  2. 位同步信号提取的流程为:过零检测；微分；整流；带通滤波；整形，过零检测 基于以上步骤利用MATLAB的M文件函数编程

  3. 所属分类：专业指导

    • 发布日期：2012-05-03
    • 文件大小：3072
    • 提供者：kgmelo526725571

  1. BASYS2 board实现位同步提取

  2. BASYS2 board,FPGA，实现M12序列的生成并加在低频二进制信号上（输入信号），之后实现了位同步提取。

  3. 所属分类：专业指导

    • 发布日期：2013-06-05
    • 文件大小：137216
    • 提供者：u010928860

  1. 位同步提取程序（vhdl）

  2. 使用VHDL编写的基于CPLD的位同步提取程序（类似CDR)

  3. 所属分类：硬件开发

    • 发布日期：2014-05-19
    • 文件大小：2048
    • 提供者：tb_tiger

  1. 位同步提取资源汇总（包含论文期刊检索的文章以及程序）

  2. 位同步提取资源汇总（包含论文期刊检索的文章以及程序） 对于写同步时钟提取，非常有帮助

  3. 所属分类：硬件开发

    • 发布日期：2014-05-19
    • 文件大小：3145728
    • 提供者：tb_tiger

  1. 一种快速位同步时钟提取方案及实现

  2. 一种快速位同步时钟提取方案及实现

  3. 所属分类：硬件开发

    • 发布日期：2014-06-21
    • 文件大小：187392
    • 提供者：tongss123

  1. gardner位同步算法

  2. gardner位同步的仿真代码，实现了QPSK在存在采样频率误差的情况下恢复星座图

  3. 所属分类：其它

    • 发布日期：2014-11-01
    • 文件大小：3072
    • 提供者：lfzw978

  1. Garden方法提取位同步程序

  2. 讲述了位同步的经典算法，很不错的代码，里面很详细的编程注释，适合初学者的学习和参考

  3. 所属分类：其它

    • 发布日期：2015-06-07
    • 文件大小：217088
    • 提供者：sk2220060710

  1. FPGA实现的位同步电路

  2. 用FPGA实现的位同步电路设计，是CAJ文档，有基本的设计思想可以参考

  3. 所属分类：硬件开发

    • 发布日期：2015-09-22
    • 文件大小：162816
    • 提供者：kakarote012

  1. 基于长时间差分相关_最大似然法的北斗信号位同步算法_韩志凤.pdf

  2. 采用最大似然法实现弱信号条件下的位同步，使用该方法，可以有效解决弱信号下传统直方图法效果不好的问题，实现迅速准确完成位同步。

  3. 所属分类：电信

    • 发布日期：2020-04-16
    • 文件大小：1048576
    • 提供者：vip_xiaoyao

  1. CAN总线信号传输位定时与位同步

  2. 本文主要讲了CAN总线信号传输位定时与位同步，希望对你的学习有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：70656
    • 提供者：weixin_38743391

  1. 位同步时钟提取电路设计与实现.rar

  2. 本文设计的方案可以从异步串行码流中提取位同步时钟信号，设计思想的基本出发点是在外部码流（code_in）的上升沿和本地时钟(clk)上跳沿相比较

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：726016
    • 提供者：u012429555

  1. 什么是CAN信号中的位时间和位同步？

  2. 本文介绍了CAN信号中的位时间和位同步，希望对你的学习有所帮助。

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：72704
    • 提供者：weixin_38736011
« 12 3 4 5 6 7 8 9 10 ... 50 »