注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. usb2.0技术参数接口规范

  2. USB 是一种支持热插拔的高速串行传输总线，它使用差分信号来传输数据，最高速度 可达 480Mb/S。USB 支持 “总线供电”和“自供电”两种供电模式。在总线供电模式下， 设备最多可以获得500mA 的电流。USB2.0 被设计成为向下兼容的模式，当有全速（USB 1.1 ） 或者低速 （USB 1.0 ）设备连接到高速 （USB 2.0 ）主机时，主机可以通过分离传输来支持它 们。一条 USB 总线上，可达到的最高传输速度等级由该总线上最慢的 “设备”决定，该设 备包括主机、HUB 以及U

  3. 所属分类：专业指导

    • 发布日期：2010-03-25
    • 文件大小：6291456
    • 提供者：szq2k08

  1. 微机原理接口课程设计 PWM控制

  2. 1.1题目:PWM控制 1.2要求: 1) 可控制启动停止 2) 可实时控制高速低速运行状态 3) 数码管显示运行状态

  3. 所属分类：专业指导

    • 发布日期：2010-07-10
    • 文件大小：19456
    • 提供者：tianjunming2007

  1. USB原理及接口设计

  2. USB原理及接口设计 通用串行总线USB 是Intel、Microsoft 等大厂商为解决计算机外设种类的日益增加与有限的主板插槽和端口之间的矛盾而提出制定的。是一种用于将适用USB 的外围设备连接到主机的外部总线结构, 主要用在中速和低速的外设。USB 同时又是一种通信协议, 主持主机和USB 的外围设备之间的数据传输。

  3. 所属分类：电信

    • 发布日期：2011-05-05
    • 文件大小：93184
    • 提供者：vipjph

  1. 低速接口规范

  2. 低速串口/并口定义及其规范

  3. 所属分类：嵌入式

    • 发布日期：2014-01-15
    • 文件大小：617472
    • 提供者：xiao15805130745

  1. 基于FPGA之低速协议设计实验手稿

  2. 本书主要解析在电路设计系统中 本书主要解析在电路设计系统中 本书主要解析在电路设计系统中 本书主要解析在电路设计系统中 本书主要解析在电路设计系统中 本书主要解析在电路设计系统中 一些常用的低速协议和接口 一些常用的低速协议和接口 一些常用的低速协议和接口 一些常用的低速协议和接口 一些常用的低速协议和接口 一些常用的低速协议和接口 ，通过对这些协议的分析设 ，通过对这些协议的分析设 ，通过对这些协议的分析设 ，通过对这些协议的分析设 ，通过对这些协议的分析设 ，通过对这些协议的分析设 ，通过

  3. 所属分类：硬件开发

    • 发布日期：2018-02-24
    • 文件大小：2097152
    • 提供者：smolfy

  1. 常用低速接口verilog代码（Uart/SPI/I2C等）

  2. 比较实用的常用低速接口verilog代码，包含了Uart，SPI, I2C等，可以为自己的开发设计节约时间，可以直接调用

  3. 所属分类：硬件开发

    • 发布日期：2018-02-24
    • 文件大小：7168
    • 提供者：smolfy

  1. 一种新型外设接口的构想

  2. 电路连接都是有VCC，GND两根电源线的，后面不再赘述了。应用的外设都局限在板载的一些低速低通信量芯片或模块，高性能或特殊需求的外设接口和此文无关。

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：75776
    • 提供者：weixin_38528463

  1. TMS320VC54x处理器McBSP接口的设计和实现

  2. 以低速语音编解码系统为例,介绍了TMS320VC54x数字信号处理器的多通道缓冲串口的软硬件设计,给出了具体的设计思想和实现方法。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：148480
    • 提供者：weixin_38702339

  1. 高性能SERDES及其在CPRI接口的应用分析（上）

  2. 随着数据宽带网络的迅猛发展，需要不断提高系统设备的业务容量。目前的趋势是采用高速串行通信技术，即采用串行解串器SERDES，把低速的并行数据转换为高速串行数据连接。SERDES串行接口可在背板或电缆/光纤等不同互联介质上传输高速信号，在提高系统传输带宽的同时，有利于印刷电路板（PCB）布线，并降低系统功耗和噪声。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：280576
    • 提供者：weixin_38558655

  1. 常用显示接口简介：I2C、SPI、8080、6800、RGB、MIPI-SDI.pdf

  2. I2C总线，是Inter－Integrated Circuit的缩写。INTER-IC意思 是用于相互作用的集成电路，这种集成电路主要由双向串行时 钟线SCL和双向串行数据线SDA两条线路组成。 I2C总线是PHLIPS公司推出的一种串行总线，是具备多主机 系统所需的 包括总线裁决和高低速器件同步功能的高性能串行总线。

  3. 所属分类：制造

    • 发布日期：2020-08-26
    • 文件大小：923648
    • 提供者：baidu_33643793

  1. 嵌入式系统VGA显示接口的系统实现

  2. 本项目采用FPGA器件和带有VGA接口的显示器，实现适用于各种嵌入式系统的显示接口，使得低速的MCU不需要增加过多开销即可采用VGA接口设备作为显示器。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：302080
    • 提供者：weixin_38744153

  1. 存储/缓存技术中的SSD接口SATA与M.2详解

  2. 快”应该是很多人使用过SSD之后的第一感觉。这种“快”不仅仅体现在开关机的速度上，而是电脑使用的方方面面，SSD都让你耳目一新。不过，SSD有别于机械硬盘，SSD的“快”需要正确的使用方法。要不然，花了大价钱买回来的高速SSD只能当低速用，那得多亏啊！今天，我们就来探讨一下SSD正确的“打开方式”。 　　SSD最常遇到的错误使用方式就是没有把它接在设备正确的接口上。目前SSD的接口主要有两种分别是SATA与M.2接口。这是两种完全不同类型的接口，且互不兼容。我们先说一说SATA接口。 　　分

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：378880
    • 提供者：weixin_38716423

  1. 基于FPGA的PXA270外设时序转换接口设计方案

  2. ARCNET协议应用于高速动车组列车通信网络时，产生中央控制单元处理器PXA270与专用协议控制器件COM20020相连的时序不匹配问题，若用通用数字电路模块进行时序转换，PXA270需占用PXA270专门的资源(CPU时间片)对 COM20020的寄存器、数据包缓冲区进行低速读写访问(对COM20020的相邻两次读操作相隔至少300 ns)，这样将增加处理器的负担。基于这种现状，提出一种基于FPGA的PXA270外设时序转换接口设计方案，以FPGA为桥梁进行时序转换，并增加存储器直接访问DMA

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：303104
    • 提供者：weixin_38687968

  1. 模拟技术中的严谨至上（通过I2C接口读取ADC数据）

  2. 摘要：本应用笔记讨论了通过I2C兼容接口读取多字节数据时需要特别注意的地方。介绍了每次读取一个字节时容易出现的问题，并给出了几个具体示例。本文也描述了进行数据传输的正确方法。 　　概述 　　I2C兼容2线接口是功能强大的总线机制，用于连接微控制器或微处理器与低速外设，例如：集成了模/数转换器（ADC）的外设。基于该总线的最基本的通信方式（即，写入/读取从机寄存器的一个字节）非常直观。但是，如果因为这种方法简单而掉以轻心，则会导致严重的系统错误。 　　单字节通道传送2字节数据 　　任何连接

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：154624
    • 提供者：weixin_38680625

  1. I2C总线接口逻辑分析

  2. I2C总线是具备多CPU系统所需的包括仲裁和高低速设备同步等功能的高性能串行总线。它以两根连线实现完善的全双工数据传送，是各种总线中使用信号线根数最少，并具有自动寻址、多主机时钟同步和仲裁等功能的总线。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：216064
    • 提供者：weixin_38645335

  1. 基于EZ－USB的电脑眼接口设计

  2. USB作为一种新的扩展接口,主要致力于计算机-电话一体化和应用类消费产品。它的数据传输速率比串/并口都要高。USB总线具有时分复用的特点,多个不同速度的USB外设可以通过集线器同时连接到同一台计算机的同一个USB中上,在USB总线带宽允许的情况下,多个外设可以同时工作而不相互影响。USB传输速率适用于中、低速外设。高速模式下,USB支持实时的视频、音频和压缩的视频数据传输。本文对于CMOS视频传感器为核心的数字图像设备（电脑眼）与USB接口进行了研究,并利用Anchor公司的EZ-USB 213

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：283648
    • 提供者：weixin_38691739

  1. 多路接口与E1协议转换器设计与实现

  2. 针对通信带宽越来越高，低速设备无法连接到高速的E1线路的问题，提出了一种基于可编程逻辑器件FPGA、嵌入式微处理器MPC875的多路接口与E1协议转换器的设计，给出了硬件原理框图及主要元器件的选型，并对多路接口数据调度方法、空时隙处理策略、FPGA结构设计、软件设计流程进行了详细说明。通过实现RS 232，RS 449，V．35三路接口与E1的协议转换，证明该方案是可行的。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：242688
    • 提供者：weixin_38667697

  1. TMS320VC54x处理器McBSP接口的设计和实现

  2. TMS320VC54x处理器McBSP接口的设计和实现,以低速语音编解码系统为例，介绍了TMS320VC54x数字信号处理器的多通道缓冲串口的软硬件设计，给出了具体的设计思想和实现方法。关键词：数字信号处理；语音编解码；接口；TMS320VC54x模数接口是数字信号处

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：146432
    • 提供者：weixin_38725902

  1. 接口/总线/驱动中的当高速 AndesCoreTM 遇上低速 Embedded Flash 的芯片效能提升方法（一）

  2. 0 引言 　　AndesCoreTM除提供AHP,APB,HSMP接口外，亦可通过EILM接口与内存整合，使AndesCoreTM可以不通过AMBA BUS直接通过EILM接口撷取指令。然而，嵌入式闪存（Flash）的执行速度目前并不能赶及AndesCoreTM的工作频率，AndesCoreTM的执行效能将受限于嵌入式闪存的执行速度。此时可通过在AndesCoreTM与闪存间的EILM接口之间加入一个预取模块，减少AndesCoreTM因为闪存指令输出跟不上AndesCoreTM撷取速度，使执

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：359424
    • 提供者：weixin_38748875

  1. 高速DSP扩展低速接口的实现方法

  2. 摘　要：根据电视监控系统开发项目中存在的高速DSP器件与低速器件接口的时序不匹配问题，提出了采用高速DSP的SPI口串行通讯和GPIO并行通讯，解决高速DSP与单片机及PC机之间的接口问题，并给出了通过这种方法扩展键盘和LED显示器的例子和扩展PC机通讯的例子。　　关键词：DSP；TMS320C6713；SPI；GPIO1引言　　随着电子技术迅速发展，在电视监控领域中，音视频图像信息的传输将逐步转为网络传输方式。这需要对模拟的音视频图像信号进行压缩和转换，这种处理必须采用高速的处理器件，以前最常

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：269312
    • 提供者：weixin_38742421
« 12 3 4 5 6 7 8 9 10 ... 17 »