注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 信号完整性基础知识（中兴）

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 串扰噪声 11 1.3

  3. 所属分类：专业指导

    • 发布日期：2010-09-26
    • 文件大小：275456
    • 提供者：chiyunzm

  1. 中兴通讯硬件一部巨作－信号完整性

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 1.2.1. 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 1.3.

  3. 所属分类：硬件开发

    • 发布日期：2011-09-30
    • 文件大小：1048576
    • 提供者：weite_0303

  1. 高速多板系统信号完整性建模与仿真技术研究

  2. 本文对板级信号完整性关键因素!传输线模型及其高频效应!反射与串扰!高速串行数据传输SERDES基本架构和高速信号仿真模型结构进行了深入的研究"在提出理论方法的基础上,对多种过孔和差分过孔进行建模和参数优化,并对仿真结果进行了频域和时域上的分析"为了达到精度和速度的平衡,本文在高速电路分析和仿真中将/场0/路0结合的方法贯彻至终"研究的模型不仅有时域电路模型,如阳Bufl飞:的SPICE和IBIS模型,还有频域的电磁场模型,如背板连接器的S参数模型,并通过仿真验证了模型的正确有效性"最后使用测试

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：6291456
    • 提供者：pengwangguo

  1. 基于PCIExpress架构高速交换系统设计和信号完整性分析

  2. 随着计算机网络技术的迅猛发展,网络流量的迅速增加,系统对 带宽的需求不断扩大"并行总线的带宽已经不能满足当前及下一代计 算机系统的需求,串行总线凭借其传输速度快,扩展性好等优点,在 许多领域已经开始替代传统的并行总线"但是,高速数字化的趋势也 带来了日益严重的信号完整性问题"这些问题给系统硬件设计带来了 更大的挑战"高速串行系统的设计必然要面对反射!串扰!传输线之 间的祸合情况!差分信号!仿真模型以及互连延迟引起的时序等一系 列信号完整性问题"因此在高速串行系统设计中能否处理好系统的信 号互连

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：8388608
    • 提供者：pengwangguo

  1. Si9000 PCB Transmission Line Field Solver.7z

  2. 一款强大的PCB特征阻抗计算神器，IC集成度的提高和应用，其信号传输频率和速度越来越高，因而在印制板导线中，信号传输（发射）高到某一定值后，便会受到印制板导线本身的影响，从而导致传 输信号的严重失真或完全丧失。这表明，PCB导线所“流通”的“东西”并不是电流，而是方波讯号或脉冲在能量上的传输.上述此种“讯号”传输时所受到的阻力，另称为“特性阻 抗”。所以，PCB导线上单解决“通”、“断”和“短路”的问题还不够，还要控制导线的特性阻抗问题。就是说，高速传输、高频讯号传输的传输线，在质量上要比传输导

  3. 所属分类：其它

    • 发布日期：2020-05-06
    • 文件大小：16777216
    • 提供者：Daiqing1

  1. 信号在PCB走线中传输时延(上)

  2. 信号在媒质中传播时，其传播速度受信号载体以及周围媒质属性决定。在PCB（印刷电路板）中信号的传输速度就与板材DK（介电常数），信号模式，信号线与信号线间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高，对时序要求较高的源同步信号的时序裕量越来越少，因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK，串扰，过孔,蛇形绕线等因素对信号时延的影响。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：72704
    • 提供者：weixin_38565801

  1. 信号在PCB板上的传输速度

  2. 我们在设计pcb板的时候经常会考虑信号线等长，如果等长做的不好，各个信号之间就会有延时，可能会造成数据采样错误等问题。那么PCB上的延时应该怎么计算？我们经常听到的PCB表层走线比PCB内层走线的速度快为什么？

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：37888
    • 提供者：weixin_38655767

  1. 模拟技术中的解析高速PCB设计中的时序分析及仿真策略

  2. 在网络通讯领域，ATM交换机、核心路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：205824
    • 提供者：weixin_38656676

  1. EDA/PLD中的高速PCB设计中的时序分析及仿真策略解析

  2. 在网络通讯领域，ATM交换机、核心路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：116736
    • 提供者：weixin_38625708

  1. 电子测量中的利用眼图解决USB在布线中的信号完整性问题

  2. 通用串行总线USB (Universal Serial Bus)协议从1.0版本发展到现在，由于数据传输速度快，接口方便，支持热插拔等优点使USB设备被越来越多人使用，目前，市场上以USB2.0为接口的产品越来越多，而绘制符合要求的PCB板在USB设备应用中起重要作用。但在实际生产设计中，由于USB的传输速率较高，而系统中电路板上元器件的分布、高速传输布局布线等各类参数，引起高速信号的完整性缺陷的，所以由PCB设计所引起的信号完整性问题是高速数字PCB（印制电路板）生产设计者必须关心的问题。本文

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：419840
    • 提供者：weixin_38627826

  1. PCB技术中的高速PCB抄板与PCB设计策略

  2. 目前高速PCB的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB设计策略也不一样。 　　在电信领域，设计非常复杂，在数据、语音和图像的传输应用中传输速度已经远远高于500Mbps，在通信领域人们追求的是更快地推出更高性能的产品，而成本并不是第一位的。他们会使用更多的板层、足够的电源层和地层、在任何可能出现高速问题的信号线上都会使用分立元器件来实现匹配。他们有SI（信号完整性）和EMC（电磁兼容）专家来进行布线前的仿真和分析，每一个设计工程师都遵循企业内部严格的

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：57344
    • 提供者：weixin_38714641

  1. EDA/PLD中的DCI技术

  2. 随着FPGA设计速度不断提高,信号传输的质量(信号完整性)问题显得越来越重要.为了保证高速信号完整性,通常在印制电路板(PCB)上进行阻抗匹配,以减小信号的反射和振荡.尽管大量的匹配电阻保证了信号的完整性,但也增加了印制电路板的布线复杂度和成本,如图1所示,Xilinx但是导的数字化控制阻抗技术(XCITE)彻底解决了这方面的问题,通过使用数字控制阻抗(Digital Controlled Impedeance,DCI)技术,即通过设置每个Bank的VRP引脚的外部电阻(每个Ban只有两上)在S

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：106496
    • 提供者：weixin_38718223

  1. PCB技术中的PCB高速的界定

  2. 如果一个数字系统的时钟频率达到或者超过50MHz，而且工作在这个频率之上的电路已经占到了整个电子系统一定的分量（比如说1／3），这就称为高速电路。 　　实际上信号的谐波频率比信号本身的重复频率高，是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此，通常约定如果走线传播延时大于20％驱动端的信号上升时间，则认为此类信号是高速信号并可能产生传输线效应。 　　定义了传输线效应发生的前提条件，又如何判断传播延时是否大于20％驱动端的信号上升时间呢？信号上升时间的典型值一般可通过器件手册查

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：46080
    • 提供者：weixin_38548394

  1. PCB技术中的基于信号完整性分析的高速数字PCB的设计方法

  2. 本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，最后在解空间的基础上来完成PCB板的设计和校验。 　　随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：105472
    • 提供者：weixin_38713393

  1. PCB技术中的高速PCB设计中的时序分析及仿真策略

  2. 摘要：详细讨论了在高速ＰＣＢ设计中最常见的公共时钟同步（ＣＯＭＭＯＮ ＣＬＯＣＫ）和源同步（ＳＯＵＲＣＥ ＳＹＮＣＨＲＯＮＯＵＳ）电路的时序分析方法，并结合宽带网交换机设计实例在ＣＡＤＥＮＣＥ仿真软件平台上进行了信号完整性仿真及时序仿真，得出用于指导ＰＣＢ布局、布线约束规则的过程及思路。实践证实在高速设计中进行正确的时序分析及仿真对保证高速ＰＣＢ设计的质量和速度十分必要。 关键词：公共时钟同步 源同步 信号完整性 时序 仿真在网络通讯领域，ＡＴＭ交换机、核心路由器、千兆以太网以及各种网关

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：111616
    • 提供者：weixin_38731979

  1. PCB技术中的NS 抖动少静电释放保护高的LVDS缓冲器

  2. 国家半导体公司 (National Semiconductor) 宣布推出一款封装小巧、可减少信号抖动的缓冲器，为该公司的一系列先进的低电压差分信号传输 (LVDS) 产品添加更多选择。 美国国家半导体的 DS90LV804 是一款 4 通道的 LVDS 缓冲器，可在 0 至 800Mbps 之间的速率传输数据。由于传输速度范围广阔，因此适用于主流的多插卡设计或其他多机箱的设计。这款缓冲器芯片可提供高达 15kV 的静电释放保护，让 FPGA、特殊应用集成电路 (ASIC) 及电路板上的其他元件

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：67584
    • 提供者：weixin_38651468

  1. 利用眼图解决USB在布线中的信号完整性问题

  2. 通用串行总线USB (Universal Serial Bus)协议从1.0版本发展到现在，由于数据传输速度快，接口方便，支持热插拔等优点使USB设备被越来越多人使用，目前，市场上以USB2.0为接口的产品越来越多，而绘制符合要求的PCB板在USB设备应用中起重要作用。但在实际生产设计中，由于USB的传输速率较高，而系统中电路板上元器件的分布、高速传输布局布线等各类参数，引起高速信号的完整性缺陷的，所以由PCB设计所引起的信号完整性问题是高速数字PCB（印制电路板）生产设计者必须关心的问题。本文

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：1048576
    • 提供者：weixin_38670297

  1. 解析高速PCB设计中的时序分析及仿真策略

  2. 在网络通讯领域，ATM交换机、路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许多从

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：196608
    • 提供者：weixin_38678521

  1. PCB高速的界定

  2. 如果一个数字系统的时钟频率达到或者超过50MHz，而且工作在这个频率之上的电路已经占到了整个电子系统一定的分量（比如说1／3），这就称为高速电路。 　　实际上信号的谐波频率比信号本身的重复频率高，是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此，通常约定如果走线传播延时大于20％驱动端的信号上升时间，则认为此类信号是高速信号并可能产生传输线效应。 　　定义了传输线效应发生的前提条件，又如何判断传播延时是否大于20％驱动端的信号上升时间呢？信号上升时间的典型值一般可通过器件手册查

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：45056
    • 提供者：weixin_38663029

  1. PCB板上多长的走线才是传输线？

  2. 传输线的定义是有信号回流的信号线（由两条一定长度导线组成，一条是信号传播路径，另一条是信号返回路径），  常见的传输线也就是我们PCB板上的走线。那么，PCB板上多长的走线才是传输线呢？　　PCB板上多长的走线才是传输线？　　这和信号的传播速度有关，在FR4板材上铜线条中信号速度为6in/ns。简单的说，只要信号在走线上的往返时间大于信号的上升时间，PCB上的走线就应当做传输线来处理。　　我们看信号在一段长走线上传播时会发生什么情况。假设有一段60英寸长的PCB走线，如图1所示，返回路径是PCB

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：74752
    • 提供者：weixin_38502290
« 12 »