注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速电路信号完整性分析

  2. 随着现代电子技术的迅速发展，高速电路的应用范围也在日益扩大，系统时钟频率在迅速提高。由于上升时间的加快和电路集成度的不断增加，印制电路板的线迹互连和板层特性对系统电气性能的影响越来越突出，引发了很多信号完整性问题。 互连关系在低频电路设计中可视为集总参数，线迹互连和板层特性的影响可以不考虑。但是，高速电路中的互连线已经成为具有分布参数的传输线，印制电路板材料的介电常数也影响着电路系统的性能，从而出现反射、串扰、和同步开关噪声等信号完整性问题，造成了信号失真、时序混乱、数据错误以及系统误触发等严

  3. 所属分类：嵌入式

    • 发布日期：2009-11-17
    • 文件大小：1048576
    • 提供者：zq1987731

  1. 基于信号完整性分析的高速数字PCB 的设计方法

  2. 1. 信号完整性问题概述 2. 传统的PCB板设计方法 3. 基于信号完整性分析的PCB设计方法 4. 信号完整性分析模型 4.1. PCB 设计的SI 模型 a. SPICE 模型 b. IBIS 模型 c. Verilog-AMS 模型和VHDL-AMS 模型 4.2 模型的选用 5. 设计方法与现有EDA软件的结合

  3. 所属分类：C

    • 发布日期：2010-01-25
    • 文件大小：16384
    • 提供者：vivian1915

  1. 常用的三种PCB板级信号完整性分析模

  2. 常用的三种PCB板级信号完整性分析模； 1、SPIC 2、IBIS模型E模型 3、Verilog-AMS模型和VHDL-AMS模型

  3. 所属分类：专业指导

    • 发布日期：2010-09-02
    • 文件大小：44032
    • 提供者：seekjob2010

  1. pcb布线规则及信号完整性

  2. 较多的 PCB 工程师,他们经常画电脑主板,对 Allegro 等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS 模型我觉得真正的 PCB 高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上对布通一块板子容易,布好一块好难

  3. 所属分类：嵌入式

    • 发布日期：2011-08-17
    • 文件大小：104448
    • 提供者：dlliulu

  1. 中兴通讯硬件一部巨作－信号完整性

  2. 第1章 高速数字系统设计的信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 1.2.1. 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号不完整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 1.3.

  3. 所属分类：硬件开发

    • 发布日期：2011-09-30
    • 文件大小：1048576
    • 提供者：weite_0303

  1. Altium_Designer中进行信号完整性分析

  2. Altium Designer信号完整性分析（机理、模型、功能） 在Altium Designer设计环境下，您既可以在原理图又可以在PCB编辑器内实现信号完整性分析，并且能以波形的方式在图形界面下给出反射和串扰的分析结果。 Altium Designer的信号完整性分析采用IC器件的IBIS模型，通过对版图内信号线路的阻抗计算，得到信号响应和失真等仿真数据来检查设计信号的可靠性。Altium Designer的信号完整性分析工具可以支持包括差分对信号在内的高速电路信号完整性分析功能。 Alt

  3. 所属分类：硬件开发

    • 发布日期：2012-02-25
    • 文件大小：909312
    • 提供者：victorxy524

  1. 信号完整性分析

  2. 第1章 信号完整性分析概论 　　1.1 信号完整性的含义 　　1.2 单一网络的信号质量 　　1.3 串扰 　　1.4 轨道塌陷噪声 　　1.5 电磁干扰 　　1.6 信号完整性的两个重要推论 　　1.7 电子产品的趋势 　　1.8 新设计方法学的必要性 　　1.9 一种新的产品设计方法学 　　1.10 仿真 　　1.11 模型和建模 　　1.12 通过计算创建电路模型 　　1.13 三种测量技术 　　1.14 测量的作用 　　1.15 小结 　　第2章 时域与频域 　　2.1 时域 　　2.

  3. 所属分类：嵌入式

    • 发布日期：2012-07-31
    • 文件大小：12582912
    • 提供者：chidyne

  1. 高速PCB信号完整性分析及硬件系统设计中的应用

  2. 高速PCB设计中,电路互连对系统信号完整性的影响主要包括反射!串扰! 同步开关噪声(SSN)!电磁干扰(EMI)"本文在传输线理论的基础上,通过引 入电路分析模型,对高速PCB设计中的反射!串扰!同步开关噪声的产生机理 进行了分析"在理论分析的基础上,采用业界常用的高速PCB信号完整性分析 软件HyPerLyllx以及IBIs仿真模型,通过比较仿真结果,提出了减少和消除设 计中这三方面噪声的具体措施"通过对信号完整性的研究,在基于FPGA的嵌入 式系统的硬件设计过程中,利用EDA软件和仿真模型

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：4194304
    • 提供者：pengwangguo

  1. 基于PCIExpress架构高速交换系统设计和信号完整性分析

  2. 随着计算机网络技术的迅猛发展,网络流量的迅速增加,系统对 带宽的需求不断扩大"并行总线的带宽已经不能满足当前及下一代计 算机系统的需求,串行总线凭借其传输速度快,扩展性好等优点,在 许多领域已经开始替代传统的并行总线"但是,高速数字化的趋势也 带来了日益严重的信号完整性问题"这些问题给系统硬件设计带来了 更大的挑战"高速串行系统的设计必然要面对反射!串扰!传输线之 间的祸合情况!差分信号!仿真模型以及互连延迟引起的时序等一系 列信号完整性问题"因此在高速串行系统设计中能否处理好系统的信 号互连

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：8388608
    • 提供者：pengwangguo

  1. 最常用的三种PCB板级信号完整性分析模型

  2. 对于PCB板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。如果需要更精确的分析，需要对传输线进行准确建模，可以利用二维或三维的模型提取工具。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：122880
    • 提供者：weixin_38749305

  1. 基于信号完整性分析的高速数字PCB的设计方法

  2. 本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，最后在解空间的基础上来完成PCB板的设计和校验。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：102400
    • 提供者：weixin_38744375

  1. 信号完整性分析.rar

  2. 一、中兴通讯信号完整性分析，二、信号完整性简介、三、信号完整性简介II，四、板级电源的完整性设计及验证方法，五、IBIS模型

  3. 所属分类：电信

    • 发布日期：2020-10-20
    • 文件大小：7340032
    • 提供者：qq_39777113

  1. 基于信号完整性分析的高速PCB设计

  2. 在高速PCB设计过程中，仅仅依靠个人经验布线，往往存在巨大的局限性。介绍利用Cadence软件对高速PCB进行信号完整性仿真。结合以CycloneII为核心的远距离无线通信系统控制模块的PCB设计，利用Cadence的SPEECTRAQuest，提取器件的IBIS模型，确定关键信号线的拓扑结构，做信号完整性仿真。依靠仿真结果指导设计和制作，极大地提高了电路设计质量，缩短了研发周期。本文主要介绍反射和串扰仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：357376
    • 提供者：weixin_38611254

  1. PCB技术中的基于信号完整性分析的PCB设计方法

  2. 基于信号完整性分析的PCB设计流程如图所示。 　　主要包含以下步骤： 　　图 基于信号完整性分析的高速PCB设计流程 　　（1）因为整个设计流程是基于信号完整性分析的，所以在进行PCB设计之前，必须建立或获取高速数字信号传输系统各个环节的信号完整性模型。 　　（2）在设计原理图过程中，利用信号完整性模型对关键网络进行信号完整性预分析，依据分析结果来选择合适的元器件参数和电路拓扑结构等。 　　（3）在原理图设计完成后，结合PCB的叠层设计参数和原理图设计，对关键信号进行信号完整性原理分析

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：70656
    • 提供者：weixin_38663544

  1. PCB技术中的基于信号完整性分析的高速数字PCB的设计方法

  2. 本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，最后在解空间的基础上来完成PCB板的设计和校验。 　　随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：105472
    • 提供者：weixin_38713393

  1. 信号完整性分析模型

  2. 听说你还在满世界找信号完整性分析模型？在这里，为大家整理收录了最全、最好的信号完整性分析...该文档为信号完整性分析模型，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看

  3. 所属分类：其它

    • 发布日期：2020-12-14
    • 文件大小：10240
    • 提供者：weixin_38689976

  1. 模拟技术中的高速电路设计和信号完整性分析

  2. 来源：《电子技术应用》      摘要：高速电路设计对PCB设计都提出了新的要求和挑战，高速电路中的信号完整性问题变得越来越突出，传统的设计方法已经不能适应，利用IBIS模型进行信号完整性分析正是为了迎接这种挑战而提出的新方法。介绍了IBIS模型的构成要素、基本的建模原理，以及利用IBIS模型进行信号完整性分析及其在高速电路设计中的应用，最后用一个实例讲述了分析的具体步骤和过程。                关键词：PCB      IBIS EDA调整电路设计 信号完整性      随着技术

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：222208
    • 提供者：weixin_38550834

  1. 基于信号完整性分析的高速数字PCB的设计方法

  2. 本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，在解空间的基础上来完成PCB板的设计和校验。 　　随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。 　　

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：104448
    • 提供者：weixin_38641764

  1. 基于信号完整性分析的PCB设计方法

  2. 基于信号完整性分析的PCB设计流程如图所示。 　　主要包含以下步骤： 　　图 基于信号完整性分析的高速PCB设计流程 　　（1）因为整个设计流程是基于信号完整性分析的，所以在进行PCB设计之前，必须建立或获取高速数字信号传输系统各个环节的信号完整性模型。 　　（2）在设计原理图过程中，利用信号完整性模型对关键网络进行信号完整性预分析，依据分析结果来选择合适的元器件参数和电路拓扑结构等。 　　（3）在原理图设计完成后，结合PCB的叠层设计参数和原理图设计，对关键信号进行信号完整性原理分析

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：79872
    • 提供者：weixin_38537541

  1. 如何使用IBIS模型进行PCB信号完整性分析

  2. 较多的PCB工程师，他们经常画电脑主板，对Allegro等的工具非常的熟练，但是，非常可惜的是，他们居然很少知道如何进行阻抗控制，如何使用工具进行信号完整性分析。如何使用IBIS模型我觉得真正的PCB高手应该还是信号完整性，而不仅仅停留在连连线，过过孔的基础上对布通一块板子容易，布好一块好难。 　　小资料对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题； 　　单板层的排布一般原则： 　　元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：82944
    • 提供者：weixin_38640168
« 12 3 4 5 6 7 »