注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. vhdl任意整数分频模块

  2. vhdl任意整数分频模块,功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。,--//若分频系数为偶数，则输出时钟占空比为50%； --//若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 --//频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：专业指导

    • 发布日期：2011-05-13
    • 文件大小：2048
    • 提供者：renyanyang1989

  1. fpga奇偶分频源代码实现

  2. fpga奇偶分频源代码实现 偶数倍分频：如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。 奇数倍分频：归类为一般的方法为：对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发进行模N计数，计数从零开始，到（N－1）/2进行输出时钟翻转，然后经过（N-1）/2再次进行翻转得到一个占空比非50%奇数n分频时钟。再者同时进行下降沿触发的

  3. 所属分类：硬件开发

    • 发布日期：2011-06-13
    • 文件大小：2048
    • 提供者：zhaoojingg

  1. 倍频和分频 预分频和后分频

  2. 倍频和分频 预分频和后分频，详细讲解了他们的关系与区别，很好的资源哦...对于编写单片机和DSP有很大帮助哦...

  3. 所属分类：硬件开发

    • 发布日期：2013-03-03
    • 文件大小：17408
    • 提供者：qunlangzhishou

  1. DBX260中文说明书

  2. DBX260中文说明书，DBX260的使用(一) 1.1 后面板连接(260) IEC电源线插座 260采用电压范围为100V-240V，频率为50-60Hz的国际性电源来供电，它使用的是IEC电缆线。 MIDI输入，MIDI输出和转接接口 这些接口为260 DriveRackÔ提供了MIDI功能，输入输出和转接插孔可让260 DriveRackÔ接在 MIDI链路中的任意处。 RS485控制母线输入(DB-9接口型) 该输入网络连接用来接收在 DriveRackÔ网络链中其它单元送来的信息。

  3. 所属分类：其它

    • 发布日期：2013-04-24
    • 文件大小：326656
    • 提供者：u010433705

  1. EDA 任意整数分频分频器

  2. 非常经典的一款分频程序，绝对实用 功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。 其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 若分频系数为偶数，则输出时钟占空比为50%； 若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-14
    • 文件大小：2048
    • 提供者：sysk_msk_by

  1. verilog实现占空比50%的3分频

  2. verilog实现占空比50%的3分频 通过上升沿和下降沿分别触发模3 的counter 再通过组合逻辑实现占空比1:1

  3. 所属分类：硬件开发

    • 发布日期：2013-09-03
    • 文件大小：664
    • 提供者：why_900109

  1. 注册电气工程师发输变电标准汇编 34-1997 交流电气装置的过电压保护和绝缘配合.pdf

  2. 注册电气工程师发输变电标准汇编 34-1997 交流电气装置的过电压保护和绝缘配合pdf,注册电气工程师发输变电标准汇编 34-1997 交流电气装置的过电压保护和绝缘配合DL/T620-1997 )3kⅤ~10kⅴ钢筋混凝土或金属杄塔忺架空线路杺成的系统利所有35kV、66kⅴ系统,( b)3kV-10kⅤ非纲筋混凝土或非金属杅塔的架线路枃成的系统,当电i为 1)3kV和6kV时,33A; )10kY时,20A c)3k~10kⅤ电缆线路构成的系统,30A 3.1.33kⅤ~20kⅤ具有发电机

  3. 所属分类：其它

    • 发布日期：2019-10-20
    • 文件大小：2097152
    • 提供者：weixin_38743506

  1. 3kV~110kV电网继电保护装置运行整定规程.pdf

  2. 3kV~110kV电网继电保护装置运行整定规程pdf,3kV~110kV电网继电保护装置运行整定规程Dr584 次 前 4·■p 1范圃 2规范伫引用文件 3总则 4继电保护运行整定的基本原则 5继电保护对电网接线和调度运行的配合要求,,…………………“8 4 6继电保护整定的规定 3ky~1t0}k∨电网继鹿保护装置运行整定规程 1范囿 本规程是3~110kⅴ电网的线路、母线、并联屯容器、并联电抗器以及变压器保护肀与屯网保护配 合有关的继电保护行整定的基本依据。 线路纵联保护、断路器失灵保

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：12582912
    • 提供者：weixin_38743737

  1. 降低仪表放大器电路中的射频干扰整流误差.pdf

  2. 降低仪表放大器电路中的射频干扰整流误差pdf,在实际应用中，必须处理日益增多的射频干扰(RFI)，对于信号传输线路较长且信号强度较低的情况尤其如此，而仪表放大器的典型应用就是这种情况，因为其内在的共模抑制能力，它能从较强共模噪声和干扰中提取较弱的差分信号。AN-671 从实用出发选择射频干扰输入滤波器元件值 具体设计实例 以下规则可极大地简化RC输入滤波器的设计。 1适用于AD620系列仪表放大器的射频干扰抑制电路 1.首先,确定两只串联电阻的值,同时确保前面的电路 图3是针对通用型仪表放大器(

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：637952
    • 提供者：weixin_38743481

  1. 利用Verilog实现奇数倍分频

  2. 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出设计者对设计语言的理解程度。因此很多招聘单位在招聘时往往要求应聘者写一个分频器（比如奇数分频）以考核应聘人员的设计

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：57344
    • 提供者：weixin_38732519

  1. 我与FPGA的恋爱之任意分频和倍频

  2. 本文章是关于倍频 和任意分频相关知识。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：40960
    • 提供者：weixin_38526612

  1. 应用于频率合成器的宽分频比CMOS可编程分频器设计

  2. 本文中提出一种新的检测和置数逻辑及电路实现，使得整个可编程分频器的工作频率提高了1倍。本文首先给出r可编程分频器设计的整体结构，着重描述了可编程分频器检测和置数逻辑电路的改进方案；最后，给出了版图设计以及电路后仿真结果。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：73728
    • 提供者：weixin_38724106

  1. 应用于倍频电路的预置可逆分频器设计

  2. 首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：800768
    • 提供者：weixin_38694541

  1. 一种基于FPGA的小数分频的实现

  2. 分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的扬声器中再进行重放。在高质量声音重放时，需要进行电子分频处理。具体实现形式有偶数分频、奇数分频、锁相环分频电路等，这种结构的分频器只能实现整数分频，或者是仅实现半整数分频和奇数分频[1],一般的锁相环分频电路会有几十微秒级的频率转换时间[2],虽然现在少数芯片有所改善，但是时间也较长。同时，在某些场合下，所需要的频率与给定的频率并不成整数或半整数倍关系，或需要实现对输入信号频率的微调整，此时可采用小数分频器进行分频[3]。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：302080
    • 提供者：weixin_38695061

  1. 应用于倍频电路的预置可逆分频器设计

  2. 锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模可预置且可根据实际需要进行可逆分频[2]。由于现有的电路均不能满足上述要求，本文首先采用simuink 和FPGA 开发了应用于倍频电路的变模可逆分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：1048576
    • 提供者：weixin_38736721

  1. 应用于倍频电路的吞脉冲分频器设计

  2. 分析了应用于倍频电路的吞脉冲分频器的工作原理，建立了基于Simulink和FPGA的分频器模型。实验结果表明，该分频器可以实现双模分频功能，并能大幅度降低数字电路的功耗，为开发实用倍频电路提供了可行途径。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：292864
    • 提供者：weixin_38663516

  1. 基于FPGA的双模前置小数分频器的设计

  2. 频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：150528
    • 提供者：weixin_38731123

  1. 光电混合的光时钟分频/倍频器

  2. 提出并分析验证了一种光电混合结构的光时钟分频/倍频器系统，该系统通过光电转换后的反馈调制来实现光时钟信号的分频/倍频操作。分频过程类似于D触发器的输出信号反馈控制输入端信号的原理；在不更换器件的情况下，简单改变反馈顺序，还可以实现光时钟信号的倍频。从时/频域的角度分别讨论了分频/倍频的原理，在实验上验证了所提方案的可行性，从一路10 GHz的光时钟信号出发分别得到了5 GHz的光、电分频时钟信号和20 GHz的光时钟倍频信号。该系统结构简单，性能稳定，对光信号的波长透明且无需光、电滤波，并同时具

  3. 所属分类：其它

    • 发布日期：2021-02-25
    • 文件大小：5242880
    • 提供者：weixin_38736652

  1. 苯衍生物分子晶体的倍频效应规律的探讨

  2. 本文从理论上计算了18种苯衍生物分子的偶极矩,同时预测了它们的晶体倍频性能的高低。合成了这些分子晶体,并测定了它们的倍频性能和分子偶极矩。结果表明,理论预测倍频性能的高低与实验测量值是吻合的,从而为作者提出的适用于同分异构有机晶体的“倍频效应——偶极矩”规律提供了又一论证;同时筛选出4种可能成为良好倍频材料的苯衍生物,其中3-MNA和3-BNA的倍频效应分别为ADP的7倍和2倍。

  3. 所属分类：其它

    • 发布日期：2021-02-06
    • 文件大小：2097152
    • 提供者：weixin_38655309

  1. 应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：804864
    • 提供者：weixin_38748740
« 12 3 4 5 6 7 8 9 10 ... 16 »