注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.rar

  2. www.bestlinux.cn西安万达嵌入式 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15

  3. 所属分类：C++

    • 发布日期：2009-05-06
    • 文件大小：4194304
    • 提供者：qiang215510171

  1. Verilog教程（PDF格式）

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-05-11
    • 文件大小：3145728
    • 提供者：xiongyanping

  1. Verilog 教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2009-07-06
    • 文件大小：3145728
    • 提供者：wanghanding1988

  1. 很好的verilog hdl 教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2009-08-03
    • 文件大小：3145728
    • 提供者：brucehust

  1. verilog pdf

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-08-20
    • 文件大小：4194304
    • 提供者：renesas2

  1. VerilogHDL教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-08-30
    • 文件大小：3145728
    • 提供者：icomechang

  1. Verilog HDL硬件描述语言.rar

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-09-15
    • 文件大小：3145728
    • 提供者：wsedwsed

  1. verilog hdl FPGA硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：88064
    • 提供者：yangxujunboy

  1. VerilogHDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：4194304
    • 提供者：yangxujunboy

  1. Verilog HDL硬件描述语言教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2010-05-08
    • 文件大小：3145728
    • 提供者：youyouyike

  1. 非常全面的Verilog教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-05-16
    • 文件大小：4194304
    • 提供者：flyawayboy

  1. Visual C++实践与提高——串口通信与工程应用篇1

  2. 第1章 串行通信原理与设计 1 1.1 串行通信基本概念 1 1.1.1 串行通信特点 1 1.1.2 串行通信传输方式 2 1.1.3 数据纠错与检错 2 1.1.4 传输速率与距离 3 1.2 串行传输协议 4 1.2.1 异步传输协议 4 1.2.2 面向字符的同步传输协议 5 1.2.3 面向比特的同步传输协议 7 1.3 串行接口标准 9 1.3.1 EIA RS-232C标准 9 1.3.2 RS-423A、RS-422A和RS-485标准 12 1.3.3 USB接口标准 14

  3. 所属分类：C++

    • 发布日期：2012-02-11
    • 文件大小：9437184
    • 提供者：bentov0813

  1. 华中科技大学计算机组成原理 计算机数据表示实验(HUST) （educoder）完成文件

  2. 仅是通过测试的完成文件（data.circ）！ 九关全部100分通过测试 无其他内容 代码包含： 汉字国标码转区位码实验 汉字机内码获取实验 偶校验编码设计 偶校验解码电路设计 16位海明编码电路设计 16位海明解码电路设计 海明编码流水传输实验 16位CRC并行编解码电路设计 CRC编码流水传输实验

  3. 所属分类：软件测试

    • 发布日期：2020-05-15
    • 文件大小：669696
    • 提供者：first_zhangwei

  1. educoder数据实验表示.circ

  2. 华中科技大学 计算机数据表示实验 测评通过文件。汉字国标码转区位码实验汉字机内码获取实验偶校验编码设计偶校验解码电路设计16位海明编码电路设计16位海明解码电路设计海明编码流水传输实验16位CRC并行编解码电路设计CRC编码流水传输实验

  3. 所属分类：讲义

    • 发布日期：2020-05-08
    • 文件大小：536576
    • 提供者：qq_39759475

  1. data实验.circ

  2. 包含计算机数据表示实验的全部编码（九关）分别是 1.汉字国标码转区位码实验 2.汉字机内码获取实验 3.偶校验解码电路设计 4.偶校验编码设计 5.16位海明编码电路设计 6.16位海明解码电路设计 7.海明编码流水传输实验 8.16位CRC并行编解码电路设计 9.CRC编码流水传输实验

  3. 所属分类：软件测试

    • 发布日期：2020-05-02
    • 文件大小：659456
    • 提供者：weixin_45242355

  1. 13131.circ

  2. 将data-EduCoder-3-23.circ重新命名后完成汉字机内码转区位码、汉字显示、偶校验编码、偶校验解码、海明编码，海明解码电路，并用提供的电路进行测试。看懂并解释海明码流水传输的原理(包括流水接口原理) 在汉字显示实验中将显示的ROM内容改写成自己的一段简介(用资料包中的十六进制编辑器找到汉字机内码并改.写ROM内容) 在EDUCODER网站将所做的实验闯关通过 (选做)观看第三章数据表示实验的4节CRC编码设计实验，完成CRC编码和CRC解码电路;看懂(RC

  3. 所属分类：其它

    • 发布日期：2020-05-27
    • 文件大小：586752
    • 提供者：Lindayer

  1. data.circ计算机组成与体系结构实验

  2. 计算机数据表示实验 前五关 1.汉字国标码转区位码实验 2.汉字机内码获取实验 3.偶校验解码电路设计 4.偶校验编码设计 5.16位海明编码电路设计

  3. 所属分类：讲义

    • 发布日期：2020-06-03
    • 文件大小：631808
    • 提供者：pc12580

  1. 华中科技大学自己动手画CPU计算机数据表示答案 计算机组成原理

  2. 汉字国标码转区位码实验 汉字机内码获取实验 偶校验编码设计 偶校验解码电路设计 16位海明编码电路设计 16位海明解码电路设计 海明编码流水传输实验 16位CRC并行编解码电路设计 CRC编码流水传输实验

  3. 所属分类：专业指导

    • 发布日期：2020-06-01
    • 文件大小：530432
    • 提供者：weixin_44884234

  1. 偶校验编码设计.zip

  2. 在 logisim 中打开实验资料包中的 data.circ 文件，在对应电路中完成偶校验编码电路。实验电路输入输出引脚如图所示。输入：1616位原始数据；输出：1717位校验码（1616位数据位+11位校验位），其中校验位存放在最高位，注意输入1616位原始数据的每一位都已经通过分线器利用隧道标签引出，可以直接复制到绘图区使用。

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：35840
    • 提供者：qq_45772158

  1. 第4关：偶校验解码电路设计1-4.txt

  2. 在logisim中打开实验资料包中的 data.circ 文件，在对应电路中完成偶校验检错电路。输入：1717位校验码，校验位存放在最高位；输出：1616位原始数据，11位检错位；实验电路输入输出引脚定义如图所示，注意1717位校验码的每一位都通过分线器利用隧道标签引出，方便实验时使用。

  3. 所属分类：互联网

    • 发布日期：2020-06-17
    • 文件大小：526336
    • 提供者：qq_45772158
« 12 »