注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA 小实验程序全加器 ,数据选择器等等十个

  2. 带有详细实验内容如利用EWB软件设计一个“计数、译码、显示”电路，要求用集成电路芯片完成，计数器为12进制；显示用七段数码管。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-18
    • 文件大小：118784
    • 提供者：rhfbipt

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. EDA技术 实验报告

  2. 实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计

  3. 所属分类：硬件开发

    • 发布日期：2010-12-25
    • 文件大小：448512
    • 提供者：inmyeye

  1. 全加器电路设计的VHDL语言

  2. EDA实验——全加器电路设计的VHDL语言源程序

  3. 所属分类：专业指导

    • 发布日期：2010-12-30
    • 文件大小：114688
    • 提供者：GanYanlei

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4194304
    • 提供者：heirfr

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. EDA技术实验报告（多个实验）

  2. EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计，以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码，结构原理图，波形仿真图。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-24
    • 文件大小：651264
    • 提供者：ning_dashuai

  1. EDA实验材料

  2. 79160+7448译码器、计数器、10-4优先编码器、8421BCD、全加器

  3. 所属分类：专业指导

    • 发布日期：2012-11-14
    • 文件大小：3145728
    • 提供者：zuotengjianqq

  1. eda 实验一2选1报告.doc

  2. 1、了解多路选择器、半加器与全加器的原理； 2、掌握MAX＋PLUSII的原理图方式及文本方式的设计输入方法； 3、掌握使用MAX＋PLUSII仿真器进行系统仿真的方法； 4、了解层次设计的方法和步骤。

  3. 所属分类：网络基础

    • 发布日期：2013-04-17
    • 文件大小：188416
    • 提供者：u010331974

  1. EDA一位全加器设计实验

  2. EDA 可编程逻辑电路设计 用VHDL语言输入方式完成电路设计，编译、仿真。 半加器的设计

  3. 所属分类：专业指导

    • 发布日期：2013-11-12
    • 文件大小：163840
    • 提供者：u012815642

  1. ewb multisim 仿真实例电路图全集

  2. 多年收集的ewb和multisim电子电路仿真实例文件，压缩后有50多兆。 文件列表 ├─仿真实验 │ 555.ms10 │ Circuit1.ms10 │ Circuit2.ms10 │ CLOCK.ms10 │ FileList.txt │ 实验2.ms10 │ 实验3-一阶有源低通滤电路.ms10 │ 实验3-减法运算电路.ms10 │ 实验3-反相加法运算电路.ms10 │ 实验3-反相比例运算电路.ms10 │ 实验3-反相积分运算电路.ms10 │ 实验3-微分运算电路.ms10

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：55574528
    • 提供者：freedom366

  1. Ewb5.12电子电路仿真软件中文版含200实例及中文教程

  2. Ewb5.12电子电路仿真软件中文版含200实例及中文教程 文件 列表 │ 100进制递减计数器.ewb │ 14计数器子电路.ewb │ 16计算器.ewb │ 24或12进制加法计数.ewb │ 24或12进制加法计数子电路.ewb │ 2d限幅.ewb │ 2m振荡电路.ewb │ 4位加法器.ewb │ 50hz陷波器.ewb │ 555-1多谐振荡器.ewb │ 555fm电路.ewb │ 555单稳态电路.ewb │ 555多谐振荡电路.ewb │ 555定时报警器.ewb │ 5

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：9437184
    • 提供者：freedom366

  1. 16位先行进位加法器的设计与仿真

  2. 1. 掌握在EDA工具中进行基本逻辑组件的设计方法。 2. 运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。 3. 采用QUARTUS II软件设计仿真和调试完成。

  3. 所属分类：专业指导

    • 发布日期：2018-07-05
    • 文件大小：219136
    • 提供者：weixin_42617498

  1. 包含全加器、抢答器、交通灯控制器等等数字电路设计大全.doc

  2. 本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载   实验包括了：组合逻辑电路设计，时序逻辑电路设计，异步计数器的设计，全加器的设计，七段数码管显示电路的设计，信号发生器设计，四人抢答器设计，有限状态机的设计，交通灯控制器设计，数字钟设计，出租车计费器设计，频率计的设计还有管脚PIN的资料

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：2097152
    • 提供者：weixin_39841882

  1. EDA/PLD中的Verilog HDL混合设计描述方式

  2. 在模块中，结构的和行为的结构可以自由混合。也就是说，模块描述中可以包含实例化的门、模块实例化语句、连续赋值语句以及always语句和initial语句的混合。它们之间可以相互包含。来自always语句和initial语句（切记只有寄存器类型数据可以在这两种语句中赋值）的值能够驱动门或开关，而来自于门或连续赋值语句（只能驱动线网）的值能够反过来用于触发always语句和initial语句。　　下面是混合设计方式的1位全加器实例。module FA_Mix (A, B, Cin, Sum, Cout

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：29696
    • 提供者：weixin_38652196

  1. FPGA实验代码.zip

  2. fpga实验代码，芯片型号为EP4CE6F17C8，配套开发板AX301。实现功能：全加器、2选1多路选择器、20进制计数器、正弦波发生器、3-8数码管译码器。是EDA专业课实验的绝佳代码。

  3. 所属分类：嵌入式

    • 发布日期：2021-01-02
    • 文件大小：25165824
    • 提供者：qq_31963169