注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于 FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤 波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点

  3. 所属分类：嵌入式

    • 发布日期：2009-08-17
    • 文件大小：315392
    • 提供者：xiaoxiaoha

  1. 一种基于全数字锁相环的2FSK解调方法

  2. 本文研究了一种采用全数字锁相环实现频移键控FSK信号解调的新方案。该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环和解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明电路工作准确稳定,可以满足实际要求。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-19
    • 文件大小：677888
    • 提供者：zhfaji

  1. Matlab环境下的全数字锁相环仿真模型

  2. Matlab环境下的全数字锁相环仿真模型 陈鑫，邓小莺 微电子学

  3. 所属分类：其它

    • 发布日期：2010-04-23
    • 文件大小：251904
    • 提供者：duck_tzj

  1. 某型反舰导弹全弹道数字仿真建模方法研究

  2. 某型反舰导弹 全弹道数字仿真建模方法研究

  3. 所属分类：其它

    • 发布日期：2011-11-28
    • 文件大小：224256
    • 提供者：joe2jane

  1. 数字仿真技术概论

  2. 对数字仿真技术进行全面的剖析，案例全，易学易懂，是初学者的好帮手。

  3. 所属分类：专业指导

    • 发布日期：2013-05-07
    • 文件大小：2097152
    • 提供者：pop05

  1. 基于RTEMS的嵌入式全数字仿真测试技术研究与应用

  2. 实时多处理器操作系统RTEMS(Real Time Executive for Multiprocessor Systems)作为一个快速、稳定的实时操作系统，已经在欧洲航天航空、机器人、 军事、通信等对系统质量和可靠性要求异常严格的领域得到了广泛应用。仿真 测试是保证嵌入式软件质量行之有效的方法，本文旨在为RTEMS嵌入式软件 构建廉价、安全的全数字仿真黑盒测试平台。

  3. 所属分类：嵌入式

    • 发布日期：2013-06-07
    • 文件大小：3145728
    • 提供者：zmw_28

  1. 基于ARM和FreeRTOS的全数字型电磁调速电机控制器设计

  2. 结合ARM和FreeRTOS技术、利用ST公司的FWLib库、并通过转速和电流双闭环,实现了电磁调速电机全数字控制器的设计。分析了电磁调速电机控制系统的数学模型,研究了基于MATLAB/simulink的双闭环调速系统传递函数的仿真实验,在ARM和嵌入式实时操作系统的软件设计的基础上,设计了调速器控制电路与主电路。设计通过对嵌入式实时操作系统和FWLib的使用,极大地减少了非重复性工程(NRE),提高了整个系统的稳定性和开发的规范性,并降低了开发成本。

  3. 所属分类：其它

    • 发布日期：2020-04-25
    • 文件大小：619520
    • 提供者：weixin_38715094

  1. 基于流水线技术的全数字锁相环设计

  2. 为了提高全数字锁相环的系统运行速度、降低系统功耗，同时提高锁相系统的动态性能与稳态性能，提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计，并对所设计的电路进行了计算机仿真与分析。仿真结果证明，该锁相环中数字滤波器的参数能够根据相位误差的大小进行动态调节，既可加快锁相速度，又能增强系统的稳定性。利用流水线技术优化的整体电路能够减小系统延迟，降低系统总功耗。该锁相环可作为功能模块嵌入到片上系统，具有十分广泛的用途。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：1031168
    • 提供者：weixin_38582793

  1. 一种基于可变相位累加器的全数字锁相环

  2. 提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计，利用ModelSim软件对所设计的电路进行了系统仿真实验，并进行了硬件实验验证。实验结果表明，含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围，提高锁相频率，降低系统总功耗，并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输，故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中，可广泛应用于通信、电子测量和自动控制等领域。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：342016
    • 提供者：weixin_38637983

  1. 嵌入式系统/ARM技术中的一种新型带宽自适应全数字锁相环的设计方案

  2. 摘要：本文针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题，提出了一种新型带宽自适应全数字锁相环的设计方案。该设计方案中的系统采用比例积分控制与自适应控制相结合的复合控制方式，其中自适应控制器可根据锁相过程的鉴频鉴相信息，自动调整数字滤波器的控制参数，实现对环路的实时控制。 　　本方案采用理论分析与硬件电路设计相结合的方法进行了系统设计，并用FPGA予以实现。系统仿真与硬件电路测试结果证实了设计方案的正确性。该锁相环的自由振荡频率可随输入信

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：238592
    • 提供者：weixin_38568548

  1. 基于DSP Builder的带宽自适应全数字锁相环的设计

  2. 本文采用一种基于比例积分(PI)控制算法的环路滤波器应用于带宽自适应的全数字锁相环，建立了该锁相环的数学模型，并分析该锁相环的各项性能指标和设计参数之间的关系。利用DSPBuilder直接对得到的锁相环数学模型在Matlab／Simulink环境下进行系统级的建模，并进行计算机仿真，同时将建立的模型文件转换成VHDL程序代码，在QuartusⅡ软件中进行仿真验证，并用FPGA予以实现。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：549888
    • 提供者：weixin_38618540

  1. 基于DSP的全数字UPS逆变器设计

  2. 相对于模拟控制技术，基于DSP的全数字控制技术大大简化了控制电路的设计，增加了控制的灵活性。同时采用了数字无差拍控制技术和延时半个开关周期的采样控制方法，逆变器的动态特性大大改善。仿真和实验均验证了这种基于DSP的全数字控制方案的先进性和实用性。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：254976
    • 提供者：weixin_38703123

  1. 基于FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字锁相环的系统结构和工作原理，对其性能进行了理论分析和计算机仿真。应用EDA 技术设计了该系统，并用FPGA实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：76800
    • 提供者：weixin_38677190

  1. 基于FFT频谱校正的全数字QAM解调法

  2. 针对QAM相干解调法需严格载波同步的不足,提出一种新的基于FFT频谱校正的全数字QAM解调方案，此方案采用了软件无线电的处理思想,直接在载波频段对QAM信号进行采样，采用 FFT频谱校正估计出各码元周期内的载波幅值和初相位来实现信息比特解码。仿真实验证明，此方案方法简单，不仅降低了同步机制要求，而且在FFT长度为8时即可获得接近于传统相干解调法理论下限的误比特率性能。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：541696
    • 提供者：weixin_38635996

  1. EDA/PLD中的采用VHDL设计的全数字锁相环电路设计

  2. 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。 　　0 　引言 　　全数字锁相环(DPLL) 由于避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺点。从而具备可靠性高、工作稳定、调节方便等优点。在调制解调、频率合成、FM立体声解码、图像处理等各个方面得到广泛的应用。随着电子设计自动化(EDA) 技术的发展,采用大规模可编程逻辑器件(如CPLD 或FPGA) 和VHDL

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：297984
    • 提供者：weixin_38601390

  1. EDA/PLD中的基于全数字锁相环的设计

  2. 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：78848
    • 提供者：weixin_38717171

  1. 模拟技术中的全数字单相三电平整流器控制电路设计

  2. 摘要：三电平整流器由于其独特的优点，受到了越来越多的重视。介绍了三电平桥式整流器的工作原理，并用数字信号处理器对其控制系统进行了实现，说明了全数字控制系统的硬件设计和软件设计的方法。仿真和实验结果验证了理论研究的结果。 关键词：数字信号处理器；三电平；PWM整流器；功率因数校正引言三电平（ThreeLevel，TL）整流器是一种可用于高压大功率的PWM整流器，具有功率因数接近1，且开关电压应力比两电平减小一半的优点。文献[1]及[2]提到一种三电平Boost电路，用于对整流桥进行功率因数校

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87040
    • 提供者：weixin_38661800

  1. EDA/PLD中的一种可编程的全数字锁相环路的实现

  2. 摘要：介绍了一种基于FPGA可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。 关键词：FPGA 全数字锁相环路 VHDL语言锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致，或保持一个很小的相位差。最初的锁相环全部由模拟电路组成，随着大规模、超高速数字集成电路的发展及

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91136
    • 提供者：weixin_38719702

  1. EDA/PLD中的一种基于FPGA实现的全数字锁相环

  2. 摘要：锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析，阐述了该锁相环的各项性能指标与设计参数的关系，并由此提出了具体的设计方法，同时提供了一个基于MAX+PLUS II软件和FPGA器件完成的设计实例。仿真和实测结果表明了该锁相环设计方法的正确性和易实现性，也验证了该锁相环的良好性能。 关键词：同步采样 同步控制 锁相环 FPGA同步技术在电力系统的测量和控制中起着非常重要的作用。基于同步采样和整周期截断的离散傅立叶算法

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：84992
    • 提供者：weixin_38638647

  1. EDA/PLD中的DS-SS接收机全数字AGC的FPGA实现

  2. 摘要：论述了某航天器DS-SS接收机外部AGC的设计原理和具体实现，重点讨论了如何根据射频前端的输出设计全数字AGC以扩展接收机的动态范围，并给出了基于FPGA的外部AGC电路算法。计算机仿真和硬件实现表明该数字AGC设计满足DS-SS接收机系统的工作要求。 关键词：动态范围 全数字AGC 射频前端DS-SS（Direct-Sequence Spread-Spectrum）接收机具有抗干扰、通信保密性好、低信噪比下兼具测距功能等特点，在航天领域得到广泛应用。某航天器的DS-SS接收机用于测

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：79872
    • 提供者：weixin_38540782
« 12 3 4 5 6 7 8 9 10 ... 18 »