注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA VHDL 八位加法器

  2. EDA VHDL 八位加法器 EDA VHDL 八位加法器

  3. 所属分类：其它

    • 发布日期：2009-05-16
    • 文件大小：183296
    • 提供者：ffgy5731

  1. 计算机组成原理课程设计报告【八位运算器】

  2. 这是关于计算机组成原理课程设计的两个案例，一个事八位运算器的设计，另外是静态存储器的设计与实现

  3. 所属分类：专业指导

    • 发布日期：2009-05-30
    • 文件大小：536576
    • 提供者：chanho

  1. 八位抢答器课程设计vhdl

  2. vhdl课程设计，八位抢答器的源代码vhdl课程设计，八位抢答器的源代码

  3. 所属分类：专业指导

    • 发布日期：2009-07-05
    • 文件大小：25600
    • 提供者：tt123123123

  1. VHDL写的八位模型机CPU

  2. 用VHDL写的八位简单CPU，有MUL,ADD,AND,COM,LDA,STA,JMP,OUT指令

  3. 所属分类：专业指导

    • 发布日期：2010-01-20
    • 文件大小：2097152
    • 提供者：huicpc0866

  1. 八位比较器基于VHDL语言编写

  2. 八位比较器基于VHDL语言 八位比较器基于VHDL语言

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：125952
    • 提供者：swp0314

  1. 八位加法器基于VHDL

  2. 八位加法器基于VHDL语言书写 八位加法器基于VHDL语言书写

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：136192
    • 提供者：swp0314

  1. 八位数字抢答器原理图

  2. 八位数字抢答器原理设计任务及要求 该电路主要是为了实现抢答、定时、报警功能，具体要实现的功能及要求如下： （1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 （2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。 （3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 （4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（

  3. 所属分类：专业指导

    • 发布日期：2010-06-08
    • 文件大小：69632
    • 提供者：a2807190

  1. 组成原理实验八位二进制加法器

  2. 2． QuartusII的使用 在本次实验中，学会QuartusII软件的使用，然后利用此系统完成： 〈１〉 一位全加器设计 〈２〉 并行八位寄存器设计 组成原理实验八位二进制加法器

  3. 所属分类：专业指导

    • 发布日期：2010-09-18
    • 文件大小：813
    • 提供者：chitu1

  1. 一种低成本八位嵌入式内核设计

  2. 微处理器八位内核设计，思路很新颖。一种比较实用简单的设计流程。希望对大家设计有帮助。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-28
    • 文件大小：152576
    • 提供者：lieying116

  1. 用AT89C51制作八位数字频率计

  2. 《用AT89C51制作八位数字频率计》一文的完整程序清单及注释 ORG 00H ；指定下条指令的地址 AJMP MAIN ；跳转至MAIN 50M INC 23H RETI ORG 001BH ；定时器T1中断入口，T1作定时，T0作计数 PUSH A ；累加器A压入堆栈 PUSH PSW ；状态寄存器压入堆栈 DJNZ 40H，JJ ；产生1s定时时标 MOV 40H，#0C8H DJNZ 41H，JJ CLR P3.1 ；关闭闸门 ANL 88H，#0AFH ；1s末，关闭T0和T1 MO

  3. 所属分类：C

    • 发布日期：2010-12-30
    • 文件大小：38912
    • 提供者：linda_6000

  1. Mader.NASM.a除b除法带小数点后八位算法

  2. Mader.NASM.a除b除法带小数点后八位算法.

  3. 所属分类：其它

    • 发布日期：2011-01-01
    • 文件大小：755712
    • 提供者：mader2028

  1. 八位拆四位的八位计算器造法(二次除法)(详解一)

  2. 八位拆四位的八位计算器造法(二次除法)(详解一).......................................................................................

  3. 所属分类：专业指导

    • 发布日期：2011-01-17
    • 文件大小：1024
    • 提供者：mader2028

  1. 八位拆四位的八位计算器造法(二次除法)(详解二)

  2. 八位拆四位的八位计算器造法(二次除法)(详解二).......................................................................................

  3. 所属分类：专业指导

    • 发布日期：2011-01-17
    • 文件大小：1024
    • 提供者：mader2028

  1. 八位拆四位的八位计算器造法（带小数点位置）(详解六)

  2. 八位拆四位的八位计算器造法（带小数点位置）(详解六).......................................................................................

  3. 所属分类：专业指导

    • 发布日期：2011-01-18
    • 文件大小：1024
    • 提供者：mader2028

  1. 八位机+汇编语言+二位乘法

  2. 八位机+汇编语言+二位乘法八位机+汇编语言+二位乘法八位机+汇编语言+二位乘法

  3. 所属分类：专业指导

    • 发布日期：2011-07-05
    • 文件大小：30720
    • 提供者：jeremy1111

  1. 30秒八位抢答器

  2. 30秒八位抢答器 51单片机 1.数字抢答器设计 设计任务与要求（基本功能） (1)抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0 ~ S3表示； (2)设置一个系统清除和抢答控制开关S，该开关由主持人控制； (3)抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并由LED显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

  3. 所属分类：其它

    • 发布日期：2011-09-18
    • 文件大小：26624
    • 提供者：yanjiazaili

  1. 基于FPGA_的八位RISC_CPU_的设计

  2. 基于FPGA_的八位RISC_CPU_的设计 基于FPGA_的八位RISC_CPU_的设计

  3. 所属分类：硬件开发

    • 发布日期：2011-10-21
    • 文件大小：155648
    • 提供者：andyton007

  1. 基于DSP的八位数码管显示程序，由74HC595驱动

  2. 八位数码管是由两片74HC595级联驱动的，在TI的28027上测试通过，由DSP的SCI模块控制显示，可以直接拿来用，在主程序中直接调用LedDeplay（）即可，由C语言写成。

  3. 所属分类：C

    • 发布日期：2011-11-04
    • 文件大小：915
    • 提供者：spr1988

  1. 浅谈单片机应用与单片机芯片_兼对八位单片机学习的感想

  2. 浅谈单片机应用与单片机芯片_兼对八位单片机学习的感想

  3. 所属分类：电子政务

    • 发布日期：2011-11-05
    • 文件大小：1048576
    • 提供者：kgdvfhpgu

  1. 用AT89C51制作八位数字频率计源程序

  2. 用AT89C51制作八位数字频率计汇编源程序

  3. 所属分类：其它

    • 发布日期：2012-01-29
    • 文件大小：38912
    • 提供者：hejun7463
« 12 3 4 5 6 7 8 9 10 ... 50 »