您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 八位全加器行为模块之vhdl与verilog比较

  2. verilog代码,非常简单;VHDL代码,相比繁琐很多,尤其是测试代码。
  3. 所属分类:其它

    • 发布日期:2020-08-03
    • 文件大小:28672
    • 提供者:weixin_38551938