注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 数字电子技术课程设计

  2. 秒表/始终计数器要求用六位LED数码显示时，分，秒，以24小时计时方式。使用按键开关可实现时分调整，秒表/时钟功能转换，省电等功能。这是我本科的课程设计，是WORD的

  3. 所属分类：专业指导

    • 发布日期：2009-08-16
    • 文件大小：562176
    • 提供者：siren20081

  1. 数字电子技术课程设计

  2. 秒表/时钟计数器要求用六位LED数码显示时，分，秒，以24小时计时方式。使用按键开关可实现时分调整，秒表/时钟功能转换，省电等功能。本科时的课程设计，是word的。上一次传错了，抱歉啊！

  3. 所属分类：专业指导

    • 发布日期：2009-08-16
    • 文件大小：293888
    • 提供者：siren20081

  1. 基于Multisim的数字秒表设计

  2. 利用Multisim仿真软件研究并设计一个纯硬件构成的六位数字秒表。该秒表主要包括自行设计的时钟发生电路，以74LS160为基础的计数器，以及LED译码驱动电路，外围控制电路等，并简要说明了硬件结构。仿真结果表明，该设计思路合理，可行，运行可靠，易于实现。

  3. 所属分类：嵌入式

    • 发布日期：2009-10-31
    • 文件大小：535552
    • 提供者：pqopqo

  1. 数字电子闹钟综合设计实验

  2. 综合运用MAX+PlusⅡ图形编辑器、文本编辑器等设计输入手段,通过本实验设计输入，应用层次化、模块化设计方法, 掌握自顶向下、自底向上及混合式设计方法及图形文件的编译、适配和仿真，完成数字电子闹钟的全部设计并编程（下载）。（一） 设计要求 1． 功能要求： a) 输入： i. CLK——时钟频率为10 MHz的输入,分频产生秒时钟。 ii. MOD——工作方式选择。 iii. ADJ——调校。 b) 输出： i. 六位LED数码管显示，动态扫描驱动。 ii. 一位LED报警、一位蜂鸣器报警信

  3. 所属分类：嵌入式

    • 发布日期：2010-04-26
    • 文件大小：548864
    • 提供者：huishouwuyu

  1. 全数字音频功率放大系统

  2. 功率放大器通常根据其工作状态分为五类。即A类、AB类、B类、C类、D类。在音频功放领域中，前四类均可直接采用模拟音频信号直接输入，放大后将此信号用以推动扬声器发声。D类放大器比较特殊，它只有两种状态，不是通就是断。因此，它不能直接输入模拟音频信号，而是需要某种变换后再放大。人们把此种具有"开关"方式的放大，称为"数字放大器"。 国外在数字音频功率放大器领域进行了二、三十年的研究，六十年代中期，日本研制出8bit数字音频功率放大器。1983年，M.B.Sandler等学者提出D类（数字）PCM功

  3. 所属分类：嵌入式

    • 发布日期：2010-06-24
    • 文件大小：2097152
    • 提供者：nighn

  1. 数字时钟 proteus仿真

  2. org 0000h sjmp main org 000bh ljmp t0int org 0030h main: mov sp,#60h mov tmod,#01h mov th0, #3ch ;5000微秒 mov tl0,#0b0h setb et0 ;允许t0中断 setb tr0 ;显示t0 setb ex0 ;允许外部中断0 setb ex1 ;允许外部中断1 setb ea ;开总中断 mov R0,#20 mov 26h,#59 mov 27h,#50 mov 28h,#23 r

  3. 所属分类：专业指导

    • 发布日期：2011-05-23
    • 文件大小：44032
    • 提供者：imxhym

  1. 数字逻辑电路设计

  2. 数字电路课程设计的报告，包括部分代码和截图 设计目的 学会应用数字方法设计电路 进一步提高maxplus2软件的应用能力 培养学生实践的综合实力 二、设计方案 用maxplus2软件设计多功能数字钟，采用层次化的设计方法，底层使用VHDL语言设计各模块的功能，然后使用画图方法设计顶层。 设计中包括计时，校时，整点闹铃，闹钟4大模块 计时模块：用VHDL语言设计24进制计时、60进制计分、60进制计秒模块，秒的进位为分的计数脉冲，分的进位为时的计数脉冲，按键MM选择六选一多路选择器动态输出，频率

  3. 所属分类：C/C++

    • 发布日期：2011-11-26
    • 文件大小：436224
    • 提供者：j985674981

  1. 数字钟 数电实验

  2. 原创数字钟，其中aaaaa为看仿真波形图时用的，仿真波形已经好了，aaaaa2为最终下载到试验箱中用的。这个实验完全是我自己设计的，期间出现了很多问题，知道这个最终方案还是有一个竞争与冒险没有消除掉，影响了时的进位。不过已经是我所有方案中最好的了。下面对相关功能进行说明: 数字钟有以下几个功能： 1、正常及时；2、对时间进行设置3、闹钟功能；4、整点报时功能（到几点整响几声） 相关output及input： CLK:接50MHZ时钟信号 ANJIANmiao ANJIANfen ANJIANs

  3. 所属分类：嵌入式

    • 发布日期：2011-12-25
    • 文件大小：1048576
    • 提供者：xgxiaoying

  1. 数字时钟课程设计报告

  2. 石英晶体振荡器产生的高频信号送到分频器，分频电路将高频信号分成1Hz的方波基准信号。秒脉冲发生器产生频率稳定性很高的秒脉冲，秒脉冲被送到六十进制秒计数器计数，将计数结果送至秒的个位和秒的十位的译码器，译码结果分别由两个七段数码管以十进制数形式显示出来。当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲信号，秒十位计数器的清零信号就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器的个位计数，经译码电路译码后，数码管将显示相应的分数。当计数满5

  3. 所属分类：嵌入式

    • 发布日期：2012-06-19
    • 文件大小：1048576
    • 提供者：chu_9173

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：30408704
    • 提供者：zzsok

  1. 基于单片机的数字电压表设计（附加时钟功能）

  2. 设计： 基于MCU的简易2通道数字电压表 要求： 1）能在4个七段LED数码管上显示电压：前三位显示结果，末位显示后缀（H or U）； 2）LED数码管显示方式采用动态扫描方式； 3）能以十六进制和十进制两种显示方式显示； 4）显示方式通过键盘按键切换：按1键显示十六进制，按2键显示十进制； 3键表示通道切换键； 5) 10进制精度要求:高于0.04V。 附加功能：数字时钟

  3. 所属分类：硬件开发

    • 发布日期：2014-01-26
    • 文件大小：163840
    • 提供者：u013564215

  1. 六位数字时钟原理图

  2. 六位数字时钟原理图,采用AT89C2051单片机实现显示“时”“分”“秒”的功能

  3. 所属分类：硬件开发

    • 发布日期：2014-10-13
    • 文件大小：231424
    • 提供者：dynamic123456

  1. 电子课程设计 十进制数字显示“时”、“分”、“秒”的数字式石英钟

  2. 前言：电子技术课程设计的背景 1 电子技术课程设计教学目的与要求 1 电子技术课程设计的任务和要求 2 第一章：系统概述 3 第二章：单元电路设计与分析 4 第三章：电路的安装与调试 10 第四章：结束语 10 电子技术课程设计的任务和基本要求： 设计一台能以十进制数字显示“时”、“分”、“秒”的数字式石英钟，以LED数码管作为显示器件。 内容和要求： 1、 走时精度应高于机械时钟，具有校时功能（能对时、分、秒进行校正）。 2、 具有模仿中央人民广播电台的整点报时功能，响1S,停1S,前四声为

  3. 所属分类：专业指导

    • 发布日期：2008-12-11
    • 文件大小：480256
    • 提供者：qq_29563469

  1. 用vhdl语言编写的数字钟

  2. 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 闹钟：实现分/时闹钟设置，在时钟到达设定时间时通过扬声器响铃。有静音模式。 待改进功

  3. 所属分类：C/C++

  1. HELLO六位数字钟套件焊接教程.pdf

  2. 数字电子钟由多谐振荡器、计数器、显示译码器、显示器和校时电路组成。多谐振荡器产生秒脉冲信号，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”显示译码器译，谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。

  3. 所属分类：桌面系统

    • 发布日期：2019-05-11
    • 文件大小：1048576
    • 提供者：m965044437

  1. 六位数字时钟设计.zip

  2. 本设计为六位的数字时钟设计，可以实现时、分、秒的计时，拥有校时功能、清零功能以及整点报时功能。包含proteus仿真源文件，设计报告，有详尽的原理分析、面包板的调试等内容。

  3. 所属分类：电信

    • 发布日期：2019-07-30
    • 文件大小：2097152
    • 提供者：m0_45167915

  1. FPGA课程设计，数字时钟，verilog编写

  2. FPGA使用verilog硬件语言编写的数字时钟，包含功能：整点提示，校准时钟，六位显示，内部还含有测试文件，使用的时modelsim仿真软件进行仿真。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-05
    • 文件大小：11534336
    • 提供者：qq_42330141

  1. 数字逻辑课设：数字时钟（logisim文件）.circ

  2. 利用logisim软件实现数字时钟。 要求： 1. 利用logisim自带的元器件：各种逻辑门（Gate）、触发器（Flip-Flop）、7段数码管（7-Segment Display）等实现显示时、分、秒的数字钟。 2. 两位数码管显示小时并满24进位，两位显示分钟和两位显示秒钟的数码管满60进位。 3. 制作子电路芯片实现7490/74390（计数/分频）、4511/7448（7段数码管译码）的功能。不可以使用logisim自带工具：计数器（Counter）和十六进制显示器（Hex Digi

  3. 所属分类：硬件开发

  1. 六位十进制计数器的制作

  2. 本文介绍用6 片CD4026 及0.8 英寸共阴极LED数码管等组成的计数器，此模块加上时间控制就很容易制作出如频率计、相位计等测试仪器。由于结构简单元件少，很容易制作。 　　一、主要元件 　　1. CD4026引脚 　　如图1 示，其内部可分为计数器和7 段显示译码器两部分。输出以“1”为有效电平点亮数码管相应的段。可以不串连限流电阻直接带数码管，电流不会超过10mA。 图1 CD4026引脚 　　INH=“0”时，时钟脉冲从CLOCK 端引入，时钟脉冲的上升沿使计数器翻转；IN

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：125952
    • 提供者：weixin_38697063
« 12 3 4 5 6 7 8 9 10 »