注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 课程设计：六十进制计数器的设计

  2. 课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计

  3. 所属分类：专业指导

    • 发布日期：2009-05-20
    • 文件大小：88064
    • 提供者：liufei270503341

  1. VHDL 两个4位二进制计数器构成一个六十进制计数器

  2. VHDL 两个4位二进制计数器构成一个六十进制计数器，使用VHDL语言

  3. 所属分类：其它

    • 发布日期：2009-06-03
    • 文件大小：128000
    • 提供者：sunrier

  1. EDA大作业--含异步清零和同步时钟的模可变计数器设计（VHDL）

  2. CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现8种不同模式的计数方式，本计数器可供选择的计数模式分别为：七进制，十二进制，二十四进制，二十八进制，三十进制，三十一进制，六十进制，三百六十五进制。

  3. 所属分类：专业指导

    • 发布日期：2009-11-09
    • 文件大小：144384
    • 提供者：hefeiyan

  1. 课程设计：六十进制计数器的设计

  2. 课程设计：六十进制计数器的设计 实验目的 1．进一步掌握VHDL语言中元件例化语句的使用 2．通过本实验，巩固利用VHDL语言进行EDA设计的流程

  3. 所属分类：专业指导

    • 发布日期：2009-12-20
    • 文件大小：88064
    • 提供者：lhl8787

  1. EDA 六十进制计数器

  2. EDA 六十进制计数器，呵呵 不可不下 喔

  3. 所属分类：C/C++

  1. 60进制计数器 eda

  2. 本项实验通过六十进制计数器的设计与仿真，学习VHDL语言及VHDL文本输入设计方法，编写六十进制计数器源程序，应用MAX+PlusII软件进VHDL文本输入设计与波形仿真。写出源程序，并写出设计与仿真过程。

  3. 所属分类：其它

    • 发布日期：2011-07-04
    • 文件大小：267264
    • 提供者：whutmbz

  1. 同步时钟同步清零的六十进制可逆计数器

  2. 同步时钟同步清零的六十进制可逆计数器 VHDL 可编程器件

  3. 所属分类：专业指导

    • 发布日期：2011-12-05
    • 文件大小：1024
    • 提供者：abc20090512127

  1. 六十进制计数器

  2. 自顶向下的六十进制EDA程序设计，你可以看看，我已经在电脑上跑过了，没有问题

  3. 所属分类：其它

    • 发布日期：2012-04-24
    • 文件大小：308224
    • 提供者：zzz19920209

  1. EDA设计二十四进制和六十进制计数器

  2. EDA 可编程逻辑 计数器设计 程序

  3. 所属分类：其它

    • 发布日期：2012-09-12
    • 文件大小：588800
    • 提供者：fdxsweet

  1. 基于可编程逻辑的原理图六十进制计数器设计

  2. EDA 可编程逻辑 六十进制计数器

  3. 所属分类：其它

    • 发布日期：2012-09-12
    • 文件大小：245760
    • 提供者：fdxsweet

  1. 第五部分课程设计：六十进制计数器的设计

  2. 第五部分课程设计：六十进制计数器的设计

  3. 所属分类：外包

    • 发布日期：2012-12-16
    • 文件大小：3145728
    • 提供者：lhl8787

  1. 六位十进制计数器

  2. 这是基于51单片机的，加入8255扩展芯片的六位十进制计数器。其中包含各个部分元器件的选用、原理及使用方法。还有汇编和C的编程代码。

  3. 所属分类：C

    • 发布日期：2013-09-02
    • 文件大小：1048576
    • 提供者：u011936740

  1. 六十进制计数器（有代码）

  2. 基于FPGA硬件开发板，利用QuartusII软件通过VHDL和原理图混合输入的方式实现60进制计数器；有代码

  3. 所属分类：专业指导

    • 发布日期：2013-11-16
    • 文件大小：57344
    • 提供者：u012357206

  1. 秒、分、时数字电子钟 六十进制秒、分计数器，二十四进制（或十二进制）计时计数器

  2. 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。 本人经过仿真实践，是个可行的方法。

  3. 所属分类：嵌入式

    • 发布日期：2008-12-09
    • 文件大小：155648
    • 提供者：qq_27127385

  1. 六位十进制计数器EDA设计

  2. 我做了个六位十进制计数器，但是只要计数的部分，没有用数码管显示出来，大家参考一下，如果有高手帮忙把显示部分补上。谢谢

  3. 所属分类：专业指导

    • 发布日期：2008-12-31
    • 文件大小：670720
    • 提供者：guanzhe000

  1. 数字电子钟的课程设计

  2. 一 实验目的和要求………………………………………………………6 二、数字电子钟的基本工作原理…………………………………………6 三、数字电子钟的组成……………………………………………………6 　　1、振荡器………………………………………………….………….7 2、分频电路…………………………………………………………..8　　 3、计数器 ………………..…………………………………………8 (1)六十进制计数器………………………………………………..9 (2)二十四进制计数器…………………………

  3. 所属分类：专业指导

    • 发布日期：2009-04-19
    • 文件大小：152576
    • 提供者：cwlhhh

  1. 六十进制计数器

  2. 模电实验可以用到的的六十进制计数器

  3. 所属分类：软件测试

    • 发布日期：2018-06-13
    • 文件大小：282624
    • 提供者：f1275928612

  1. proteus8.6:两片74LS161和门电路设计一个六十进制计数器

  2. 使用两片74LS161和门电路设计一个六十进制计数器。 （1） 画出连线图，输出用七段数码管7SEG-BCD显示出来。 （2）74LS161的CP脉冲由信号源中的DCLOCK提供，要求七段数码管的显示将从00→01→02→03→04→05→06→07→08→09→10→11→12→┄→57→58→59按十进制数循环变化。 使用两片74LS161和门电路设计一个六十进制计数器。 （1） 画出连线图，输出用七段数码管7SEG-BCD显示出来。 （2）74LS161的CP脉冲由信号源中的DCLOCK提

  3. 所属分类：嵌入式

    • 发布日期：2020-06-01
    • 文件大小：6144
    • 提供者：weixin_43965339

  1. 六位十进制计数器的制作

  2. 本文介绍用6 片CD4026 及0.8 英寸共阴极LED数码管等组成的计数器，此模块加上时间控制就很容易制作出如频率计、相位计等测试仪器。由于结构简单元件少，很容易制作。 　　一、主要元件 　　1. CD4026引脚 　　如图1 示，其内部可分为计数器和7 段显示译码器两部分。输出以“1”为有效电平点亮数码管相应的段。可以不串连限流电阻直接带数码管，电流不会超过10mA。 图1 CD4026引脚 　　INH=“0”时，时钟脉冲从CLOCK 端引入，时钟脉冲的上升沿使计数器翻转；IN

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：125952
    • 提供者：weixin_38697063

  1. 模拟技术中的基于EWB 的N 进制计数器仿真设计

  2. 摘要：计数器是数字系统中应用广泛的基本逻辑器件。本文主要介绍了以同步十进制计数器74LS160 为基础，应用反馈复零法实现的N 进制计数器的设计方法。并应用EWB 软件对所设计的电路进行仿真，仿真结果表明设计的计数器能实现所要求的N 进制技术功能。 　　0 引言 　　计数器是数字系统中应用广泛的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。一般集成计数器的进制都是固定的，像74LS

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：287744
    • 提供者：weixin_38556668
« 12 3 4 5 6 »