module bake(x,cp,cr,z); input x,cp,cr; output reg z; reg [2:0] currentstate,nextstate; parameter s0=3'b000,s1=3'b001,s2=3'b010,s3=3'b011,s4=3'b100,s5=3'b101,s6=3'b110;