注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. vga的fpga实现

  2. vga的fpga实现完成基于FPGA或CPLD的VGA显示控制器硬件电路图的设计及PCB板图设计制作，完成VGA控制器的软件开发，使其能实现分辨率为640×480，256色的显示功能。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-10
    • 文件大小：274432
    • 提供者：mahanyu101

  1. Mp3播放器的FPGA实现

  2. 尽管MP3格式的数字音乐已经在因特网和光碟市场上唾手可得，但由于其核心器件Flash存储器的成本居高不下，造成MP3播放器卖价不菲，利用FPGA实现的MP3播放器用尽可能低的成本提供尽可能多的附加性能，

  3. 所属分类：专业指导

    • 发布日期：2012-06-17
    • 文件大小：67584
    • 提供者：huang267625

  1. 用FPGA实现VGA汉字显示系统

  2. 用FPGA实现VGA汉字显示系统，设计提出一种基于Xilinx公司的Spartan-3E的FPGA显示方案,由于FPGA芯片具有可靠性高、编程灵活、体积小等 优点,采用其控制VGA接口进行汉字显示,有效地解决了通用处理器控制VGA接口显示汉字的缺点。对新方案进行理论分 析和实验,结果证明该方案达到了预期效果

  3. 所属分类：硬件开发

    • 发布日期：2013-09-10
    • 文件大小：295936
    • 提供者：u012073224

  1. SATA协议分析及其FPGA实现.kdh

  2. SATA协议分析及其FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2014-06-18
    • 文件大小：1048576
    • 提供者：u011220699

  1. 图像灰度级拉伸算法的FPGA实现_唐耀飞.caj

  2. 为了调整图像数据灰度，介绍了一种图像灰度级拉伸算法的FPGA实现方法，并针 对FPGA的特点对算法的实现方法进行了研究，从而解决了其在导引系统应用中的实时性问题。 仿真验证结果表明：基于FPGA的图像拉伸算法具有运算速度快、可靠性高、功耗低等特点，非常适合成像系统使用。

  3. 所属分类：图像处理

  1. 多天线多载波的数字上下变频的FPGA实现

  2. 数字上变频/下变频（DUC/DDC）是数字中频设计的重要组成部分，其功能是将基带信号经过内插滤波后变到中频的频率，或者将中频的信号经过抽取滤波后降到基带的频率上。本文的主要目的就是介绍多天线多载波数字上下变频的FPGA实现方法，以及Altera提供的一种数字信号处理的工具，DSP BUILDER。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：64512
    • 提供者：weixin_38601390

  1. 采样率变换器的多相表示结构FPGA实现

  2. FPGA是实现数字信号处理的一种高效手段。在实现高带宽信号处理领域，FPGA技术可以通过一个芯片上的多级运算单元来获得比通用DSP芯片更高的运算速度。由于采样率变换能用一种并行的方法实现，使用FPGA来实现就可以利用其硬件本身的并行性得到较高的效率。本文给读者讲述了采样率变换器的多相表示结构FPGA实现方案。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：86016
    • 提供者：weixin_38677306

  1. 彩色视频增强算法关键技术FPGA实现

  2. 随着视频设备的高速发展，数字视频相关应用同样发展迅速，如监控设备、行车记录仪以及手机等电子产品。而如今数字视频图像增强的算法层出不穷，由于算法的复杂程度比较高，很难满足实时性这一基本的要求。讨论了基于Retinex模型的处理图像像素以及拉伸尺度可配置的关键技术，对关键模块进行实践以及仿真，最后将其通过FPGA实现（Vertex-5），系统时钟125 MHz，可以满足30 f/s的(2 000×2 048)像素的图像。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：376832
    • 提供者：weixin_38611508

  1. 一种低存储容量Turbo码译码器结构设计及FPGA实现

  2. 为满足高性能低功耗无线通信的要求，基于反向重算和线性估算的Turbo码译码器结构，通过改变其前向状态度量的存储方式，提出了一种低存储容量的低功耗译码器结构设计方案，并给出了FPGA实现结构。结果表明，与已有的Turbo码译码器结构相比，本设计的译码器结构使存储容量降低了65%，译码性能与Log-MAP算法接近；并且在25 MHz、50 MHz、75 MHz、100 MHz、125 MHz频率下，较传统的译码器结构相比，动态的存储容量功耗均下降50%左右，而总功耗分别降低了4.97%、8.78%、

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：812032
    • 提供者：weixin_38748718

  1. 多项式拟合在log-add算法单元中的应用及其FPGA实现

  2. 综合考虑面积和速度等因素，采用一次多项式拟合实现了简单快速的log-add算法单元。实验结果表明，在相同的精度要求下，其FPGA实现资源占用合理，硬件开销好于其他次数的多项式拟合实现方案。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：312320
    • 提供者：weixin_38711643

  1. 基于DSP Builder的伪随机序列发生器设计及FPGA实现

  2. 简要分析了伪随机序列中应用广泛的m序列，Gold序列及平衡Gold码的概念、原理和应用。提出了一种基于Altera的DSP Builder工具箱的伪随机序列产生器设计方法,并通过设计实例,说明这种方法在简化设计难度、提高设计速度和灵活性等方面的优点和应用价值。并提出了其仿真和FPGA实现的基本方法。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：352256
    • 提供者：weixin_38733733

  1. 短帧Turbo译码器的FPGA实现

  2. Turbo码虽然具有优异的译码性能，但是由于其译码复杂度高，译码延时大等问题，严重制约了Turbo码在高速通信系统中的应用。因此，如何设计一个简单有效的译码器是目前Turbo码实用化研究的重点。本文主要介绍了短帧Turbo译码器的FPGA实现，并对相关参数和译码结构进行了描述。1几种译码算法比较Turbo码常见的几种译码算法中，MAP算法[1][3]具有最优的译码性能。但因其运算过程中有较多的乘法和指数运算，硬件实现很困难。简化的MAP译码算法是LOG-MAP算法和MAX-LOG-MAP算法，它

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：265216
    • 提供者：weixin_38616330

  1. 基于麦克风阵列声源定位系统的FPGA实现

  2. 论述了基于麦克风阵列的声源定位技术的基本原理，给出了利用FPGA实现系统各模块的设计方法。重点介绍了其原理和模块的电路实现，给出的基于FPGA设计实验结果表明，系统最大限度发挥了FPGA的优势、简化了系统设计、缩短了设计周期、符合设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：198656
    • 提供者：weixin_38584731

  1. LZW改进压缩算法的FPGA实现

  2. LZW算法逻辑简单，实现速度快，擅长于压缩重复出现的字符串；无需事先统计各字符的出现概率，一次扫描即可；相对于其他算法，更有利于硬件实现。本文利用FPGA实现了改进的LZW压缩算法，仿真证明其算法具有很高压缩率，适合工程的实际应用。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：263168
    • 提供者：weixin_38624975

  1. 一种高速帧同步和相位模糊估计的方法及其FPGA实现

  2. 本文既研究了高速条件下8PSK信号的帧同步问题，同时又对其相位模糊值进行估计。主要依靠并行结构，对传统帧同步方法进行了简化和改进，从而同时完成上述两个任务。并且将该算法付诸FPGA实现，验证了算法的有效性。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：146432
    • 提供者：weixin_38626179

  1. 通信与网络中的L-DACS1 中多速率卷积编码器的设计与FPGA 实现

  2. 摘要：在L波段数字航空通信系统（L-DACS1 ）中，不同类型的数据采用不同速率传输，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多速率卷积编码进行信道纠错.通过利用Verilog HDL硬件描述语言完成其FPGA实现与验证，测试结果表明多速率卷积编码器可以实时地调整码率，高效稳定地进行差错控制，满足L-DACS1 高速传输仍保持稳定的要求，并且用于实际项目中. 　　0 引言为了解决地-空的数据传输业务增长而带来的高通信速度要求和高宽带要求问题，国际民航组织（ICAO

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：212992
    • 提供者：weixin_38573171

  1. 数据转换/信号处理中的基于AGC算法的音频信号处理方法及FPGA实现

  2. 随着现代通信技术的广泛使用，通信企业问的竞争不断加剧，为提升自身的竞争优势，通信企业需要将其通信信号的质量提升，并提高通信系统各项指标的稳定性、安全性、高效性。在音频信号处理方法及FPGA实现中，采用AGC算法，可提高音频信号系统和音频信号输出的稳定性，解决了AGC调试后的信号失真问题。本文针对基于实用AGC算法的音频信号处理方法与FPGA实现，及其相关内容进行了分析研究。　　1 实用AGC算法在实际应用中的原理　　在通信设备使用过程中，语音通信是重要的组成部分，而在语言通信中音频信号的质量，决

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：178176
    • 提供者：weixin_38529436

  1. 无线局域网中CORDIC算法的应用与FPGA实现

  2. 随着无线技术的发展，人们对无线网络的需求越来越大。特别是近几年来，在局域网通信中，WiFi技术的引入以及其地位的不断提高，引起人们对无线局域网通信中传输速度的研究不断深入。而在对其探索与设计中，对于信号的偏移角度值的计算（CORDIC）也一直进行着调整与优化。因此，本文以无线局域网中利用CORDIC算法实现数字控制振荡器（NCO）作为研究重点，并利用FPGA对其进行实现与分析。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：339968
    • 提供者：weixin_38742647

  1. 一种密钥可配置的DES加密算法的FPGA实现

  2. 在传统的DES加密算法的基础上，提出一种对密钥实行动态管理的硬件设计方案，给出了其FPGA实现方法。通过对DES加密原理的分析，利用其子密钥的生成与核心算法相关性较弱的特点，对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度；在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度，从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析，论证了整个设计的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：212992
    • 提供者：weixin_38677725

  1. L-DACS1 中多速率卷积编码器的设计与FPGA 实现

  2. 摘要：在L波段数字航空通信系统（L-DACS1 ）中，不同类型的数据采用不同速率传输，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多速率卷积编码进行信道纠错.通过利用Verilog HDL硬件描述语言完成其FPGA实现与验证，测试结果表明多速率卷积编码器可以实时地调整码率，高效稳定地进行差错控制，满足L-DACS1 高速传输仍保持稳定的要求，并且用于实际项目中. 　　0 引言为了解决地-空的数据传输业务增长而带来的高通信速度要求和高宽带要求问题，国际民航组织（ICAO

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：258048
    • 提供者：weixin_38528517
« 12 3 4 5 6 7 8 9 10 ... 50 »