注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA管脚分配需要考虑的因素

  2. 在芯片的研发环节，FPGA验证是其中的重要的组成部分，如何有效的利用 FPGA 的资源，管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的工具自动分配，但是从研发的时间段上来考虑这种方法往往是不可取的，RTL 验证与验证板设计必须是同步进行的，在验证代码出来时验证的单板也必须设计完毕，也就是管脚的分配也必须在设计代码出来之前完成。所以，管脚的分配更多的将是依赖人，而非工具，这个时候就更需要考虑各方面的因素。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-08
    • 文件大小：34816
    • 提供者：loveloco

  1. Altera DE2芯片的管脚分配表（DE2_pin_assignments.csv）

  2. Altera DE2芯片的管脚分配表（DE2_pin_assignments.csv）DE2 管脚列表一目了然，无论是练习还是真正开发项目，都非常实用

  3. 所属分类：嵌入式

    • 发布日期：2009-08-14
    • 文件大小：8192
    • 提供者：qiaozhilei521

  1. EP1C6FPGA实验系统中EP1C6-240C8的管脚分配方案

  2. 系统的主要配置： 1. Altera EP1C6T240C8主芯片； 2. 配置芯片EPCS4； 3. 20MHZ、50MHZ两种有源晶振； 4. 8位LED数码管显示； 5. 4×4键盘； 6. 8个发光二极管； 7. 8位拨码开关； 9. 8个按键输入； 10. 一个扬声器； 11. ByteBlaster MV JTAG下载线； 12. ByteBlasterII AS下载线； 13. 5V直流电源； 14. RS232接口； 15. VGA接口； 16. PS/2键盘和鼠标接口； 17

  3. 所属分类：C

    • 发布日期：2010-04-30
    • 文件大小：49152
    • 提供者：zfhouse

  1. 时钟分配芯片在高速并行数据采集中的应用.pdf

  2. 时钟分配芯片在高速并行数据采集中的应用.pdf

  3. 所属分类：嵌入式

    • 发布日期：2010-07-13
    • 文件大小：573440
    • 提供者：hglikun

  1. ds1302时钟芯片程序

  2. ds1302时钟芯片带有注释1 DS1302 简介： DS1302是美国DALLAS公司推出的一种高性能、低功耗的实时时钟芯片，附加31字节静态RAM，采用SPI三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号和RAM数据。实时时钟可提供秒、分、时、日、星期、月和年，一个月小与31天时可以自动调整，且具有闰年补偿功能。工作电压宽达2.5～5.5V。采用双电源供电（主电源和备用电源），可设置备用电源充电方式，提供了对后背电源进行涓细电流充电的能力。DS1302的外部引脚分

  3. 所属分类：嵌入式

  1. 74系列芯片介绍

  2. 74系列标准数字电路芯片管脚分配以及功能说明，非常适合初学的同学。

  3. 所属分类：嵌入式

    • 发布日期：2008-04-26
    • 文件大小：8388608
    • 提供者：maureen1

  1. 各种芯片的引脚

  2. 附 录 三 EDA系统结构图信号名与芯片引脚对照表 硬件 资源 元件引脚 EP2C5 引脚 序 号 EPM 1K30 引脚序号 EPM 10K10 引脚序号 XC 95108 引脚序号 IspLSI 1032 引脚序号 EPM 7128 引脚序号 电路使用说明 LED 数码显示 A 3 71 5 1 3 4 该部分电路为固定电路。 使用LED数码显示时请按照器件引脚分配表进行引脚分配后再下载到芯片中。 B 5 73 6 2 4 5 C 6 74 7 3 5 6 D 8 75 8 4 6 8 E

  3. 所属分类：数据库

    • 发布日期：2011-09-20
    • 文件大小：353280
    • 提供者：tiandushenwang

  1. fpga管脚分配

  2. 在芯片研发环节，管脚分配需要考虑的因素，如何有效利用资源

  3. 所属分类：硬件开发

    • 发布日期：2012-12-29
    • 文件大小：41984
    • 提供者：erfv_

  1. IOC835芯片 MM-PIO835-1P 驱动程序

  2. PCI并口卡 PCI转打印并口DB25接口扩展卡 IOC835芯片驱动 功能描述： 在具备PCI插槽的电脑上扩展出1个DB25并口 规格说明： 符合PCIRev2.1协议 传输率最大可达1.5 Mbytes/sec 1个DB25并口接头 符合标准的带16byte接收的16C550 UART输入输出 可手动改变新增并口的端口号 即插即用,自动分配IRQ与I/O地址，支持PCI I/Q共享 系统要求： 带32位PCI插槽的PC机 MS Windows 98SE/Me/2000/XP/NT4.0,

  3. 所属分类：Windows Server

    • 发布日期：2014-07-07
    • 文件大小：8388608
    • 提供者：hongtao130

  1. Zynq-7000 AP SoC系列管脚分配

  2. Zynq-7000 AP SoC系列芯片管脚分配列表,对制作器件封装是很好的参考材料

  3. 所属分类：硬件开发

    • 发布日期：2015-02-07
    • 文件大小：134144
    • 提供者：u013405034

  1. FPGA设计管脚分配注意点

  2. 在芯片的研发环节， FPGA 验证是其中的重要的组成部分，如何有效的利用 FPGA 的资源，管脚分配也是必须考虑的一个重要问题。

  3. 所属分类：硬件开发

    • 发布日期：2015-05-11
    • 文件大小：34816
    • 提供者：sssnail

  1. 超低抖动时钟分配解决方案

  2. 凌力尔特公司 （Linear Technology Corporation） 推出超低抖动 1.8GHz 时钟分配芯片系列 LTC6954，该器件有 3 个独立的输出，每个都有自己的分频器和相位延迟。凭借在 12kHz 至 20MHz 带宽内不到 20fsRMS 的附加抖动，LTC6954 在对输入时钟进行分频和分配的同时，可最大限度减少了引入的噪声。

  3. 所属分类：其它

    • 发布日期：2020-07-15
    • 文件大小：224256
    • 提供者：weixin_38669674

  1. 时钟分配芯片在高速并行数据采集中的应用

  2. 本文通过对时钟分配芯片AD9510的正确配置，采用ADC芯片AD9481实现了4个通道90°相位偏移的高速时钟输出，从而大大提高了系统采集速度。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：269312
    • 提供者：weixin_38656676

  1. 时钟分配芯片在调整并行数据采集中的作用

  2. 本文介绍的是时钟分配芯片在调整并行数据采集中的作用。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：251904
    • 提供者：weixin_38550834

  1. 时钟分配芯片在高速并行数据采集中的应用

  2. 模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：267264
    • 提供者：weixin_38617413

  1. 单片机与DSP中的时钟分配芯片在高速并行数据采集中的应用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：228352
    • 提供者：weixin_38595606

  1. 单片机与DSP中的时钟分配芯片在调整并行数据采集中的作用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：196608
    • 提供者：weixin_38536841

  1. ST推出用于手机时钟管理的全新低功耗时钟分配芯片

  2. 意法半导体（ST）推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38553648

  1. 通信与网络中的ST推出六款低功耗时钟分配芯片STCD10x0

  2. 意法半导体推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时钟源。随着晶振

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38595356

  1. ST的通道输出使能独立控制的全新时钟芯片

  2. 意法半导体推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时钟源。随着晶振

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38610657
« 12 3 4 5 6 7 8 9 10 ... 24 »