点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 分频器
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
数字时钟课程设计,用到振荡器;分频器;计数器;译码器;显示管等仪器,要的来下。
数字时钟课程设计,用到振荡器;分频器;计数器;译码器;显示管等仪器,要的来下。
所属分类:
专业指导
发布日期:2009-05-05
文件大小:536576
提供者:
ysamj
实用小数分频器的设计与实现.pdf
实用小数分频器的设计与实现.pdf 这个论文格式范本
所属分类:
专业指导
发布日期:2009-05-06
文件大小:460800
提供者:
keita1027
分频器的VHDL描述
在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。 介绍分频器的VHDL描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频。
所属分类:
专业指导
发布日期:2009-05-26
文件大小:1024
提供者:
xiaoxiaofeng2008
VHDL语言编写的数字分频器
用VHDL语言编写的数字分频器,已经过Quartus 5.0仿真调试。
所属分类:
嵌入式
发布日期:2009-06-03
文件大小:978
提供者:
qq625635824
组成原理数控分频器及其应用报告
组成原理 课程设计报告 数控分频器及其应用
所属分类:
专业指导
发布日期:2009-06-19
文件大小:285696
提供者:
yykable
verilog分频器代码
verilog分频器代码 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的
所属分类:
专业指导
发布日期:2009-08-11
文件大小:27648
提供者:
vs4xiaoyu
vhdl分频器的设计
详细说明 分频器的设计,奇数,偶数分频器,任意数分频器等,
所属分类:
专业指导
发布日期:2009-08-21
文件大小:421888
提供者:
greatwill88
三分频电子分频器电路
三分频电子分频器设计图,由multisim软件制作。相信有一定的参考价值。
所属分类:
专业指导
发布日期:2009-08-31
文件大小:353280
提供者:
zimangxing11
分频器设计专用计算器
本软件可以迅速、准确的计算出扬声器系统(音箱)的分频器数值,可以计算 6dB/Oct 至 24dB/Oct 的二分频和多路分频电容及电感数值。多路分频是二分频与多路带通分频器的组合。比如三分频系统,是低通(低音)、带通、高通(高音)各一组组成。 软件开始运行时定位在二分频 6dB/Oct 的位置,首先计算低通数值。而当选择带通时,首先计算高通数值。计算后的结果直接列于屏幕上。
所属分类:
专业指导
发布日期:2010-02-26
文件大小:157696
提供者:
yang1010x
verilog编写的分频器(三种)
此程序是用verilog语言编写的分频器模块,含有三种分频方式。
所属分类:
专业指导
发布日期:2010-03-13
文件大小:600
提供者:
fengyingjia
数字分频器的VerilogHDL设计实现
数字分频器的设计,包括VerilogHDL设计实现,以及仿真波形
所属分类:
嵌入式
发布日期:2010-03-16
文件大小:48128
提供者:
gaolinghong
VHDL实验分频器设计
分频器设计 实验目的 1. 熟悉QUARTUSII 软件的使用 2. 熟悉PLD设计流程 3. 学习分频器的设计 设计思路与框图 设计一个25位的二进制计数器,以50MHz时钟作为输入,然后将其最后一位引出即可得到大致为1Hz的输出。
所属分类:
专业指导
发布日期:2010-03-31
文件大小:441
提供者:
woshishuiaabbb
verilog 实现任意分频器
verilog 实现任意分频器 经典 verilog 实现任意分频器 经典 verilog 实现任意分频器 经典 verilog 实现任意分频器 经典
所属分类:
专业指导
发布日期:2010-04-21
文件大小:137216
提供者:
forecyk
基于FPGA 的等占空比任意整数分频器的设计
给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。
所属分类:
硬件开发
发布日期:2010-05-18
文件大小:168960
提供者:
lwjee
高速CMOS可编程分频器的研究与设计 PDF
:本文通过对CMOS可编程分频器原理的分析与研究.提出了一种新的可实现任意分频的可编程分频器结构,这种结构 大大提高了可编程分频器的输入带宽,同时功耗不大,抗干扰能力强,可适用于锁相环、频率综合器的设计中。该设计在宏 力CMOS 0.18urn工艺下通过仿真和验证.输入频率可以达到3.3G Hz。 关
所属分类:
3G/移动开发
发布日期:2010-05-18
文件大小:357376
提供者:
lwjee
数控分频器的设计 杭电
数控分频器的设计 杭州电子科技大学 数控分频器的设计
所属分类:
专业指导
发布日期:2010-05-21
文件大小:74752
提供者:
abc519516
VHDL_分频器 支持任意整数分频
一个简单的时钟分频器 VHDL语言写的
所属分类:
其它
发布日期:2010-05-25
文件大小:639
提供者:
Lesleylily_ustc
分频器设计专用计算器.
分频器设计专用计算器.分频器设计专用计算器.分频器设计专用计算器.
所属分类:
专业指导
发布日期:2010-07-05
文件大小:157696
提供者:
pmtbeyond
Divider Generator v3.0 Data Sheet-分频器
Divider Generator v3.0 Data Sheet-分频器,对应的说明文档
所属分类:
硬件开发
发布日期:2010-07-14
文件大小:496640
提供者:
u14023
分频器VHDL源代码
分频器源代码,FPGA基础的东西,经过整理的东西,值得下载的喔!
所属分类:
硬件开发
发布日期:2010-08-03
文件大小:39936
提供者:
wzylzh
«
1
2
3
4
5
6
7
8
9
10
...
50
»