注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 分频器原理图及汇编程序

  2. 用8253实现分频功能 并用8255实现键盘输入 课程设计

  3. 所属分类：硬件开发

    • 发布日期：2010-01-25
    • 文件大小：37888
    • 提供者：lonely09baby

  1. 分频图 其他

  2. 只是一张图，是和一个软件和设备配套的，就这么简单

  3. 所属分类：电信

    • 发布日期：2011-10-03
    • 文件大小：1048576
    • 提供者：xyz774411

  1. 1.25小数分频器的VHDL实现

  2. 1.25小数分频器的VHDL实现代码，附功能仿真波形图

  3. 所属分类：硬件开发

    • 发布日期：2013-05-18
    • 文件大小：26624
    • 提供者：ghostecoli

  1. 任意奇数分频 verilog

  2. 对于N倍的奇数分频，首先是在系统时钟的上升沿得到占空比为(N+1)/(2*N)的分频时钟clk_div_1，然后在系统时钟的下降沿得到占空比为(N+1)/(2*N) 的clk_div_2，最后将两个分频之后的时钟相与便会得到想要的奇数分频。如上图所示为进行三分频时的功能仿真波形图。光标之间便为分频之后的解释。想要得到任意倍数奇数分频的话只需改变上述的两个计数寄存器的阈值即可。

  3. 所属分类：硬件开发

    • 发布日期：2013-09-26
    • 文件大小：49152
    • 提供者：dongzainanfang

  1. 单传播迹线的分频估计器

  2. 单传播迹线是最基本的费米子维克收缩，发生在数值晶格QCD中，通常通过引入随机噪声估计量来从体积平均中获利。 由随机噪声引起的方差的额外贡献通常比量规场大一个数量级。 我们提出了一个新的单传播轨迹的随机估计器系列，该估计器基于分频并结合夸克传播器的跳跃扩展，并在轻至190 MeV的介子的两味QCD中测试其效率。 取决于所考虑的费米子双线性，相对于标准随机噪声估计器，计算这些图的成本降低了一到两个数量级或更多。 作为物理学应用的两个具体示例，我们计算了对等容let $$ \ω$$ω通道中两个矢量电流

  3. 所属分类：其它

    • 发布日期：2020-03-26
    • 文件大小：1022976
    • 提供者：weixin_38682254

  1. 用Verilog hdl来实现d触发器2分频程序源码

  2. 用Verilog hdl来实现d触发器2分频程序源码，有相关程序、原理图、仿真图，大家可做参考。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：76800
    • 提供者：weixin_38659789

  1. 基于CPLD/FPGA的半整数分频器的设计实例

  2. 笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：139264
    • 提供者：weixin_38719564

  1. 基于FPGA/CPLD的半整数分频器设计及仿真

  2. 笔者利用VIDL硬件描述语言和原理图输入方式，通过MAX+plusII开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了半整数分频器电路的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：156672
    • 提供者：weixin_38605967

  1. 基于CPLD/FPGA的多功能分频器的设计与实现

  2. 分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法,根据需要,在实验室就能设计分频器并马上投入使用,更改频率时无需改动原器件或电路板,只需重新编程,在数分钟内即可完成。为此本文基于 CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：112640
    • 提供者：weixin_38601311

  1. 应用于倍频电路的预置可逆分频器设计[图]

  2. 首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。并建立了基于simulink和FPGA的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：332800
    • 提供者：weixin_38599537

  1. 三分频扬声器系统分频器电感的精确设计

  2. 1 引言 　　扬声器系统的分频器分为前级分频和功率分频2类。前级分频是前级电路中由电子元件产生的分频，再由各自的功放分别驱动高﹑中﹑低音扬声器系统，如图（1a）所示，属于小信号有源分频。而功率分频则是由电感、电容、电阻元件构成的位于功放与扬声器之间的无源分频电路，如图（1b）所示。 　　采用功率分频的扬声器系统结构简单、成本低，而且又能获得很高的放音质量，因而在现代高保真放音系统中应用最为普遍。其性能的好坏与扬声器的各项指标以及分频电路、电感元件的性能、精度有密不可分的关系，精确计算电感

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：173056
    • 提供者：weixin_38651165

  1. 元器件应用中的基于FPGA的通用数控分频器的设计与实现

  2. 摘要：本文首先介绍了各种分频器的实现原理，并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式，编程给出了仿真结果。最后通过对各种分频的分析，利用层次化设计思想，综合设计出了一种基于FPGA的通用数控分频器，通过对可控端口的调节就能够实现不同倍数及占空比的分频器。 　　1.引言 　　分频器是数字系统中非常重要的模块之一，被广泛应用于各种控制电路中。在实际中，设计人员往往需要将一个标准的频率源通过分频技术以满足不同的需求。常见的分频形式主要有：偶数分频、奇数分频、半整数分频、小数

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：224256
    • 提供者：weixin_38625143

  1. 基于三分频扬声器系统分频器电感的精确设计

  2. 路中由电子元件产生的分频，再由各自的功放分别驱动高﹑中﹑低音扬声器系统，如图（1a）所示，属于小信号有源分频。而功率分频则是由电感、电容、电阻元件构成的位于功放与扬声器之间的无源分频电路.

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：154624
    • 提供者：weixin_38515897

  1. 模拟技术中的低噪声12 GHz微波小数N分频锁相环的设计

  2. 电路功能与优势 　　该电路是低噪声微波小数N分频PLL的完整实现方案，以 ADF4156 作为核心的小数N分频PLL器件。使用 ADF5001 外部预分频器将PLL频率范围扩展至18 GHz。采用具有适当偏置和滤波的超低噪声 OP184 运算放大器驱动微波VCO，在12 GHz下可实现完全低噪声PLL，经测量积分相位噪声为0.35 ps rms。该功能通常用于产生本振频率(LO)，适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。 图1. 低噪声微波小数N分频PLL（简化示

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：268288
    • 提供者：weixin_38728555

  1. EDA/PLD中的基于FPGA的脉冲分频技术研究

  2. 摘要:为了对运动控制系统中的脉冲进行精确控制以减少累计误差,需要对脉冲进行分、倍频和合成处理。介绍了通用的各种形式分频器的实现方法,给出了在Altera公司的Cyclone II系列EP2C8Q208C8型号FPGA芯片上实现的电路原理图和测试结果,验证了设计的正确性和可行性。由于设计采用了参数化的方法,因此具有广泛的应用价值。 　　1　概述 　　运动控制系统中经常需要各轴同步联动,采用电子齿轮技术能很好的解决精确控制问题和消除误差,因此具有广泛的应用前景。电子齿轮控制技术:简单的说就是把运

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：60416
    • 提供者：weixin_38616505

  1. 电子测量中的基于三分频扬声器系统分频器电感的精确设计

  2. 1 引言 　　扬声器系统的分频器分为前级分频和功率分频2类。前级分频是前级电路中由电子元件产生的分频，再由各自的功放分别驱动高﹑中﹑低音扬声器系统，如图（1a）所示，属于小信号有源分频。而功率分频则是由电感、电容、电阻元件构成的位于功放与扬声器之间的无源分频电路，如图（1b）所示。 　　采用功率分频的扬声器系统结构简单、成本低，而且又能获得很高的放音质量，因而在现代高保真放音系统中应用最为普遍。其性能的好坏与扬声器的各项指标以及分频电路、电感元件的性能、精度有密不可分的关系，精确计算

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：176128
    • 提供者：weixin_38735987

  1. 电子测量中的10~37 GHz CMOS四分频器的设计

  2. 1 引言 　　随着通信技术的迅猛发展，人们对通信系统中单元电路的研究也越来越多。而分频器广泛应用于光纤通信和射频通信系统中，因此，高速分频器的研究也日益受到关注。分频器按实现方式可分为模拟和数字两种。模拟分频器可由注入锁定等结构实现，一般具有工作频率高、功耗低等优点，但是分频范围较小，芯片面积较大。数字分频器基于触发器结构，一般分频范围较宽，芯片面积较小，但相对于模拟分频器其工作频率较低，功耗较大。这里采用UMC 0．13 um的CMOS工艺(其特征频率fT约100 GHz)，在电源电压为1．

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：191488
    • 提供者：weixin_38562085

  1. CoolRunner-II器件的时钟分频器模块

  2. 在CoolRunner-Ⅱ器件中，嵌入了时钟分频器(Clock Dividr)模块(XC2C128以⊥的器件)，如图1所示．该佼块为独立的硬核，不占用器件中的宏单元，分频系数为2、4、6、8 lO 12、占空比为50％且延迟非常小(典型值为50 ps)。 　　图１　时钟分频器模块 　　需要分频的时钟信号由全局时钟输入脚(GCK2)输入，尽管分频系数为鸭数倍，但是可利用CootRunne-Ⅱ器件巾双沿触发器功能．也可实砚奇数的时钟分频，如实现时钟的3分频，如图2所示。 　　图２　３分

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：113664
    • 提供者：weixin_38736562

  1. EDA/PLD中的EDA典型单元电路的分频电路的设计

  2. 在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。 　　【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MA

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：546816
    • 提供者：weixin_38564718

  1. 基础电子中的分频网络

  2. 图一是音响电路的分频电路图。电感线圈L1和L2为空心密绕线圈，它们与C1C2组成分频网络，对高、低音进行分频，以改善放音效果。 　　图一　音频分频网络   

  3. 所属分类：其它

    • 发布日期：2020-11-23
    • 文件大小：28672
    • 提供者：weixin_38501206
« 12 3 4 5 6 7 8 9 10 ... 37 »