点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 分频程序
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
一个用vhdl写的小的分频程序
对工作时钟的分频代码,其中的分频数可根据你的实际需要自行修改
所属分类:
专业指导
发布日期:2009-05-30
文件大小:20480
提供者:
fanlin11
cpld的分频程序,用键盘控制的可以产生16种频率的波形
cpld的分频程序,给初学者冲冲气,也没有其他的本事了 其中有键盘的控制可以输出不同的16个频率的频率,
所属分类:
专业指导
发布日期:2009-08-17
文件大小:3072
提供者:
zanrunrun
VHDL语言编写的任意奇数分频
在QUARTUS2平台上使用VHDL语言编写的任意奇数分频程序,程序通过仿真验证,可直接使用。
所属分类:
嵌入式
发布日期:2010-05-11
文件大小:739
提供者:
wzh1231986
2.5分频VHDl程序
VHDL编写的较为简单的2.5分频程序.
所属分类:
其它
发布日期:2010-05-31
文件大小:706
提供者:
zhaojun1115
FPGA verilog 任意分频程序
用FPGA实现任意分频,代码用verilog语言编写,仅供参考。
所属分类:
硬件开发
发布日期:2010-06-20
文件大小:370688
提供者:
fullattack010
小数(4.5)分频 verilog程序
这是一个没有用到锁相环的小数分频程序,是实现了4.5分频。
所属分类:
硬件开发
发布日期:2010-10-28
文件大小:233472
提供者:
fullattack010
verilog分频程序示例
用硬件描述语言verilog实现分频进行详细的说明,提供不同占空比时的代码
所属分类:
硬件开发
发布日期:2011-03-28
文件大小:3072
提供者:
heiyanquan00
FPGA分数分频程序
FPGA分数分频程序,带分析,很经典,VerilogHDL语言的
所属分类:
硬件开发
发布日期:2011-05-24
文件大小:99328
提供者:
menghuanzhanshen2009
verilog时钟分频
一个简单的时钟分频程序,可以实现2、4、8、16、11等偶数和奇数分频。 只需要简单修改一下程序就可以实现任意整数分频
所属分类:
其它
发布日期:2011-07-27
文件大小:1024
提供者:
huha3550
MSP430分频程序
MSP430分频程序能够同时产生30K和10K的程序,使用的是子系统时钟,也可加外部时钟
所属分类:
C
发布日期:2012-07-05
文件大小:2048
提供者:
handong1509
msp430f149 N分频程序
msp430f149 N分频程序 值得拥有
所属分类:
C
发布日期:2013-05-17
文件大小:770
提供者:
xc12112
EDA 任意整数分频分频器
非常经典的一款分频程序,绝对实用 功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。 其中F_DIV为分频系数,分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数,改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 若分频系数为偶数,则输出时钟占空比为50%; 若分频系数为奇数,则输出时钟占空比取决于输入时钟占空比和分 频系数(当输入为50%时,输出也是50%)。
所属分类:
硬件开发
发布日期:2013-08-14
文件大小:2048
提供者:
sysk_msk_by
五分频程序
非常好的五分频程序,我自己所写并且验证成功,提供大家参考
所属分类:
其它
发布日期:2013-08-16
文件大小:1024
提供者:
csdn62827856
三分频程序
verilog 三分频程序,其中包含差分输入整合,对于初学者来说有很大帮助。
所属分类:
嵌入式
发布日期:2013-10-23
文件大小:12288
提供者:
fenglangzhuizuo
verilog 奇数倍分频
用verilog写的奇数倍分频程序,如3分频,5分频等等
所属分类:
硬件开发
发布日期:2014-10-27
文件大小:622
提供者:
heyuanpi
vhdl分频器
vhdl分频程序点亮led,分频值较大,可以自行更改试用
所属分类:
其它
发布日期:2014-12-21
文件大小:289792
提供者:
noreall
用Verilog编的时钟分频程序
这是光通信中PPM调制方式中的时钟分频程序,此程序使用Verilog语言编程,并且编译成功,希望对大家有所帮助
所属分类:
硬件开发
发布日期:2014-12-25
文件大小:392192
提供者:
wm978864289
S7-200分频程序
改程序是利用S7-200PLC的中断程序实现分频处理。
所属分类:
其它
发布日期:2015-03-31
文件大小:3072
提供者:
xuexiplc123123
用Verilog hdl来实现d触发器2分频程序源码
用Verilog hdl来实现d触发器2分频程序源码,有相关程序、原理图、仿真图,大家可做参考。
所属分类:
其它
发布日期:2020-08-10
文件大小:76800
提供者:
weixin_38659789
基于Verilog设计七分频等奇数分频程序
基于Verilog设计七分频等奇数分频程序,EDA课程作业和考试基本用到,可以学习Verilog其他的分频程序
所属分类:
硬件开发
发布日期:2020-10-26
文件大小:343040
提供者:
qq_44757503
«
1
2
3
4
5
6
7
8
9
10
...
30
»