您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 利用EDA工具提高系统级芯片测试的效率

  2. 高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性,从而保证芯片的高质量生产和制造。借助于EDA技术,可以实现可测试性设计的自动化,提高电路开发工作效率,并获得高质量的测试向量,从而提高测试质量、低测试成本。
  3. 所属分类:其它

    • 发布日期:2020-08-05
    • 文件大小:109568
    • 提供者:weixin_38737521
  1. 利用EDA工具提高系统级芯片测试的效率

  2. 高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性,从而保证芯片的高质量生产和制造。借助于EDA技术,可以实现可测试性设计的自动化,提高电路开发工作效率,并获得高质量的测试向量,从而提高测试质量、低测试成本。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:196608
    • 提供者:weixin_38622475
  1. EDA/PLD中的利用EDA工具提高系统级芯片测试的效率

  2. 高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性,从而保证芯片的高质量生产和制造。借助于EDA技术,可以实现可测试性设计的自动化,提高电路开发工作效率,并获得高质量的测试向量,从而提高测试质量、低测试成本。   半导体工艺的进步以摩尔定率的速度推动着集成电路产业的发展。随着芯片的工艺尺寸越来越细,集成度越来越高,半导体工艺加工中可能引入越来越多的各种失效。传统的利用功能仿真向量进行生产制造芯片的后期测试,虽然有的工程师
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:173056
    • 提供者:weixin_38634037
  1. 利用EDA工具提高系统级芯片测试的效率

  2. 高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性,从而保证芯片的高质量生产和制造。借助于EDA技术,可以实现可测试性设计的自动化,提高电路开发工作效率,并获得高质量的测试向量,从而提高测试质量、低测试成本。   半导体工艺的进步以摩尔定率的速度推动着集成电路产业的发展。随着芯片的工艺尺寸越来越细,集成度越来越高,半导体工艺加工中可能引入越来越多的各种失效。传统的利用功能仿真向量进行生产制造芯片的后期测试,虽然有的工程师
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:198656
    • 提供者:weixin_38661852