注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 利用FPGA产生B码的VIVADO工程

  2. 是通过网口将时码发送到模块，然后通过STM32转发给FPGA，最后在FPGA内部转换成标准的IRIG-B(DC)码输出。

  3. 所属分类：硬件开发

    • 发布日期：2021-03-23
    • 文件大小：116391936
    • 提供者：pp_0604